我正在研究什么样的代码在不同的合成器上产生/不产生锁存器。 下面的代码从4位输入驱动7段显示。 我希望它不会生成锁存器,因为所有可能的情况都包含在条件信号分配中。

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity seven_seg_conditional is
    port (
        value: in std_logic_vector(3 downto 0);
        digit: out std_logic_vector(6 downto 0)
    );
end;

architecture behavior of seven_seg_conditional is
    signal value_int: integer range 0 to 15;
begin
    value_int <= to_integer(unsigned(value));

    digit <=
        "0111111" when value_int = 0 else
        "0000110" when value_int = 1 else
        "1011011" when value_int = 2 else
        "1001111" when value_int = 3 else
        "1100110" when value_int = 4 else
        "1101101" when value_int = 5 else
        "1111101" when value_int = 6 else
        "0000111" when value_int = 7 else
        "1111111" when value_int = 8 else
        "1101111" when value_int = 9 else
        "1110111" when value_int = 10 else
        "1111100" when value_int = 11 else
        "0111001" when value_int = 12 else
        "1011110" when value_int = 13 else
        "1111001" when value_int = 14 else
        "1110001" when value_int = 15;
end;

如果我通过Quartus 13.0运行它,则会在每个输出上生成一个锁存器。 根据正在进行的标准,合成器的这种正确行为是什么?

注意:如果我使用case语句重写代码,那么就没有锁存器,即使我从未添加过when others子句。 如果我在末尾添加一个无条件的else子句,那么也没有锁存器。

===============>>#1 票数:1 已采纳

如果我通过Quartus 13.0运行它,则会在每个输出上生成一个锁存器。 根据正在进行的标准,合成器的这种正确行为是什么?

适用的标准(IEEE Std 1076.6-1999 / 2004,8.9.5.1条件信号分配)定义了合成中将识别哪些句法结构,而不是如何解释它们。 这留下了VHDL LRM中的语法含义(IEEE Std 1076-1993 / 2002,年份支持由综合供应商改变,通常不是全部包含,也不是VHDL 2008的标准)。

当您添加“无条件其他”时:

    "1110001" when value_int = 15 else (others => 'X');
end;  

我们认为转换函数基本上被忽略了,而等效条件表达式to_integer(unsigned(value)) = 15等并没有涵盖所有的value选择。 对于合成而言, 'X'分配也被忽略,而其他需要一些东西。

并发条件信号分配具有等效过程,如果那么elsif然后...结束if。 你可以假设跟踪其他的存在表达所有选择都被覆盖。

在模拟期间评估表达式(例如, value_int = 15 )。 在语法中需要有一些东西来表示所有选择都被覆盖,或者选择必须包含所有选择。

请注意,VHDL模拟器通过输出断言警告 - “检测到元值,返回0”的包numeric_std TO_INTEGER来消除原始并发信号赋值语句表达式中的不确定性。 当检测到除“1”或“0”以外的值作为数组value的元素时,使用value_int具有仅产生一个警告的节省优势。

整数value_int的范围表示位数组大小。 类型转换对于与二进制逻辑有关的合成没有实际意义。

如果你忽略转换函数并通过综合'魔术'假设15表示可以表示为二进制值,那么没有任何信号表明选择是全包的,没有尾随的其他不推断锁存器。

供应商能否更好地将并发信号分配转换为逻辑? 可能,不推迟原始数组子类型value 您描述的行为是否符合正在进行的标准? 它似乎是。 标准倾向于回避可能在供应商之间发生冲突的区域,而不是共同点。

您还可以想象锁存器的推断应该有一些合理的限制,在这种情况下,由于评估表达式中的组合延迟(上升和下降时间的差异)。 通过表示状态的门来推断锁存器启用通常是不安全的,存在推断锁存器启用应该是错误的情况,尽管锁存器的推断将与一个热状态机或环计数器一起工作,这与一个不匹配评估value表达。

  ask by VHDL Addict translate from so

未解决问题?本站智能推荐:

2回复

VHDL综合警告FF /锁存器的常数值为0

我正在尝试一些代码,这些代码本质上涉及使用FPGA并从温度传感器读取值。 代码如下: 我得到的警告是 write_temp是一个变量,用于保存传感器的二进制命令。 因此,基本上,我将通过“ dq”双向端口将这些命令发送到传感器。 现在,警告状态指出write_temp始
1回复

VHDL警告Xst:1293 FF /锁存器的常数值为0

当我是VHDL的初学者时,互联网上的答案都对我没有帮助。 我正在vhdl中使用按钮和LED制作密码界面。 我的程序可以按预期正确模拟。 基本上,我希望输入错误密码时LED闪烁,但输入正确密码时LED持续发光。 您可以看到,这在模拟中有效。 模拟图像 (在模拟中,首先输入错误
1回复

Xilinx VHDL锁存器警告故障排除

Xilinx正在推断我编写的VHDL代码的锁存器。 我查找了可能的原因并发现它通常是由于不完整的if或case语句。 我已经通过并确保包括其他和其他声明,但我仍然收到警告。 我相信这也影响了我正在研究的另一个项目,所以我想了解为什么会这样。 警告:Xst:737 - 找到信号的
1回复

HDL的组合部门

如果我要实现纯组合的64位除法,我想尝试一种方法来估算门数。 我无法使用综合工具来生成组合的64位/ 64位整数除法。
2回复

Xilinx中的“死代码”

我有一些我正在为一堂课写的VHDL代码。 但是,综合工具将cell3,cell2和cell1识别为“死”代码,并且不会合成它。 我真的不知道是什么导致细胞3,2,1在合成中被去除; 我已经回顾了5次以上并且询问了几个不同的人,我找不到“为什么”。 不寻找解决方案,只是指向原因的指
1回复

VHDL中生成的触发器数

问题:在RTL代码中,如何确定合成期间将生成的触发器数量? 例如在下面的代码中,如何在合成期间定义触发器的数量?
1回复

使用LUT生成输出会导致高延迟

我正在设计一种采用LUT生成输出的体系结构。 代码如下。 通常,LUT不会占用太多延迟,但是对于这个LUT,综合结果却提供了高得离谱的延迟。 该设计在带有NANGATE 45nm的Synopsis DC中进行编译。 你们可以向我解释为什么这个延迟这么长吗? 还是建议我一些其
1回复

任意代码的逻辑综合

我已经完成了制作物理逻辑门的项目,现在正在寻找一种将任意程序转换为一系列逻辑门的方法,以便可以使用它们。 我需要一个可以将某些任意函数(例如f = x ^ 2 -1)直接带入一系列逻辑门的程序。 这已经存在吗? 我已经找到了Verilog和其他几个开放源代码选项,但是它们在输出电路
2回复

在std_logic_vector中生成常规模式

我正在寻找一种资源有效的方法来将位设置在std_logic_vector的特定位置。 假设我有一个std_logic_vector,例如signal a := std_logic_vector(LEN-1 downto 0) := (others => '0') ,其中LEN是泛型的
1回复

代码综合失败,没有严重警告或错误?

如果我注释掉第二个过程块,则下面的vhdl模块将进行合成,但是,如果我尝试同时使用它们,则合成将失败,并且不会列出严重警告或错误。 有一些警告,但它们只是普通的事情(没有为Zynq连接以太网,不使用的东西,等等)。 我看不出发生这种情况的任何原因。 最初,我在流程语句中有一个for循环