Dirac Delta在Xlinx FPGA上进行卷积

Question

我试图在Xilinx Virtex 7上将16位输入数据流与Dirac Delta卷积在一起。

更具体地说，我不想在时域中用余弦乘以输入流，而是在频域中将其与以下表达式进行卷积：F（f）= 0.5 *（delta（f-f0）+ delta（f + f0））

有人对如何实现有任何想法吗？ 的确，对于我的问题，唯一可能有趣的Xilinx IP内核是FIR Complier，但我不知道如何将函数F（f）表示为该IP内核的“系数”输入。

编辑：在数学上，由于目标卷积仅涉及狄拉克增量，因此可能存在一种通过简单地评估点f0处的输入函数来避免卷积的较短方法。 但是我也不知道如何实现..

先感谢您

Answer 1

Xilinx具有IP可以在FPGA上执行快速傅里叶变换 。 一旦进入频域，您就可以自己执行操作了。 您可以使用FIR ip内核，但是由于您的功能非常简单，与自定义实现相比，它将浪费大量资源。 最后，Xilinx的内核可以执行逆FFT，以回到时域。

AFAIK，没有核心可帮助在频域中执行卷积。 因此，别忘了重叠叠加您的变换以进行正确的计算。 Matlab将成为您的朋友！

最后，您可能对数字理论转换 （NTT）感兴趣。 该算法比FPGA的FFT效率更高，可用于执行卷积。 缺点是您可以拥有的变换长度受到限制，并且“频域系数”与频率完全无关（它们在某种程度上是随机的）。 如果您想要快速卷积，NTT是您的最佳选择，如果您正在寻找这些傅立叶系数的其他用途，并非如此。 但是，余弦的NTT表达会复杂得多，并且会破坏您的工作目的，但是我认为您可能会对学术观点感兴趣。 正如我在评论中所述，毕竟，在时域中，用余弦进行乘法比较简单。