如何解释PCIe总线上的性能差异？
[英]How do I explain performance variability over PCIe bus?
问题描述
在我的CUDA程序中，我发现不同运行时间之间的差异很大（高达50％），其中包括主机到设备以及设备到主机之间通过PCI Express传输固定内存的数据传输时间。 如何解释这种差异？ 当PCI控制器和内存控制器忙于执行其他PCIe传输时，会发生这种情况吗？ 任何见解/参考，不胜感激。 GPU是Tesla K20c，主机是AMD Opteron 6168，具有运行Linux操作系统的12核。 PCI Express版本为2.0。
1 个解决方案
解决方案1
2 已采纳
您执行此操作的系统是NUMA系统，这意味着主机中的两个离散CPU（Opteron 6168在单个程序包中有两个6核心CPU）中的每个都有其自己的内存控制器，并且可能有不同数量的HyperTransport在每个CPU内存和托管CUDA设备的PCI-e控制器之间跳跃。
这意味着，根据CPU亲和力的不同，运行带宽测试的线程对主机内存和GPU的等待时间可能有所不同。 这可以解释您所看到的时间差异
使用PCIe总线的GPUDirect Peer 2对等方：如果我需要在其他GPU上访问太多数据，会不会导致死锁？
[英]GPUDirect Peer 2 peer using PCIe bus: If I need to access too much data on other GPU, will it not result in deadlocks?
如何以编程方式确定GPU的内存总线宽度和时钟速率？
[英]How can I programmatically determine a GPU's memory bus width and clock rate?
如何在开普勒实施全球原子操作？ 我使用gmem而不是使用原子来降低性能
[英]How are global atomic operations implemented in Kepler? I got less performance using gmem rather than using atomics
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.