如何在systemverilog中获取数组中元素的数量？

Question

我是systemverilog的新手。 我需要遍历一个我不知道数组大小的元素。 我需要在每个迭代中读取2个元素，所以我不能使用foreach（可以吗？）。 我需要做这样的事情：

for(int i = 0 ; i < arraySize ; i+=2 ){
foo(data[i],data[i+1]);
} 

但我手头没有arraySize。

Answer 1

在使用SystemVerilog时，这必须是最先要学习的东西之一。 这是SystemVerilog中非常常见且重要的方法。 使用$size或arrayname.size方法。

以下是您的示例代码，我使用了arrayname.size方法，同样可以通过$size(arrayname)来实现。

for(int i = 0 ; i < data.size ; i+=2 )
begin // no curly braces here, except constraints
     foo(data[i],data[i+1]); 
end

还有一个foreach循环，不需要知道数组的大小。 上述任务可以称为如下。 在这里，您希望第i + 1个元素存在，因此必须使用size方法。 从此以后，此方法不再有额外的好处。

foreach(data[i])
begin
if(i%2 == 0 && i+1<data.size)
  foo(data[i],data[i+1]);
end 

请注意，此处i是内部变量，无需声明i 。

可以在此链接上获得更多信息。 SystemVerilog LRM 1800-2012必须非常有帮助。

Answer 2

是Java吗？ 如果是这样的话

for(int i = 0 ; i < data.length - 1 ; i+=2 ){
    foo(data[i],data[i+1]);
} 

如果不是，则可能相同或至少相似

data.length - 1 -1很重要，因为您正在访问data[i+1]并且必须确保不要超出范围。

---

抱歉，我是盲人，它是系统data.size() ...好吧，我将systemverilog array size放入了Google，看起来data.size()应该可以正常工作