VHDL-将std_logic_vectors数组转换为std_logic_vector

Question

意向：

我正在从ZedBoard上的RAM读取数据，该RAM由32位长字组成，因此我使用以下缓冲区

type mem_word   is array (0 to 127) of std_logic_vector(31 downto 0);
signal buffer_word   : mem_word;

但是，我想在中间线性缓冲区中以线性方式处理数据

signal buffer_linear : std_logic_vector(4095 downto 0);
buffer_linear <= buffer_word; -- !!! PROBLEM

因此我可以轻松地寻址缓冲区中的任何位，而无需重新计算（buffer_word）特定字的位置。

题：

如何从std_logic_vectors数组转换为1个长std_logic_vector？ 有没有办法避免在循环中串联128个单词？ （类似于上述的buffer_linear <= buffer_word; ）

Answer 1

您需要一个将矢量从矢量转换为一维矢量的函数。

我的以下示例使用类型名称T_SLVV_32表示它是向量的向量，而内部向量的长度为32位。 （有关称为T_SLM的真正的二维STD_LOGIC矩阵类型，请参阅我的链接源文件）。 因此， T_SLVV_32与您的mem_word类型等效。

subtype T_SLV_32  is STD_LOGIC_VECTOR(31 downto 0);
type    T_SLVV_32 is array(NATURAL range <>) of T_SLV_32;

function to_slv(slvv : T_SLVV_32) return STD_LOGIC_VECTOR is
  variable slv : STD_LOGIC_VECTOR((slvv'length * 32) - 1 downto 0);
begin
  for i in slvv'range loop
    slv((i * 32) + 31 downto (i * 32))      := slvv(i);
  end loop;
  return slv;
end function;

用法：

buffer_linear <= to_slv(buffer_word);

该功能不产生逻辑，仅产生接线。
注意：一次访问存储器的所有位，会阻止推断RAM或ROM存储器块的综合工具！

资料来源： PoC.vectors

请参阅我在GitHub上的矢量包，以获取有关前后转换矢量和矩阵的更多示例。