系统Verilog-从测试台读取一行并拆分数据

Question

我是SystemVerilog编程的初学者。 我有一个名为“ input.in”的文件，它具有大约32位数据。 该值仅出现在文件的一行中。 从测试台发送的数据必须分为一个数组或4个变量，每个变量仅包含8位输入。 请。 来人帮帮我 ：（

Answer 1

我想，您想将32位数据拆分为4个字节的数据。 请尝试以下操作：

{>> {a，b，c，d}} = var_32_bit; // a，b，c，d是8位变量。 // var_32_bit是32位大小或32位变量的数组。 {位a []或位[31：0]}

这是您需要的吗？