设计编译器中的balance_buffer问题
[英]balance_buffer issue in Design Compiler
问题描述
当我运行Design Compiler进行综合时，发现一条警告，提示“ Design XXXXXX包含xxxx高扇出网...（TIM-134）”。 日志还显示这些高扇出网络之一是“ clk_gate_rd_ptr_reg / TE：1268个负载，1个驱动程序”。
为了解决这个问题，我尝试使用balance_buffer命令：“ balance_buffer -from [get_pins clk_gate_rd_ptr_reg / TE]”。 令我失望的是，该命令收到一条错误消息“错误：Balance_buffer异常终止。 （OPT-1101）”
我试图在帮助文件中搜索OPT-1101，以查找“此错误表明balance_buffer命令已终止……对于异常终止的解释应该出现在此错误消息之前的错误消息中”。 我搜索了总日志，发现只有一条错误消息指示OPT-1101。 日志中没有其他错误消息。 我找不到balance_buffer失败的原因。 谁能给我一个提示：是否还有其他可用于调试balance_buffer的命令？ 谢谢。
0 个解决方案
通过设计编译器综合，report_constraint 显示电容违反
[英]Synthesize via design compiler, report_constraint show capacitance violated
如何仅使用时钟在 Verilog 中设计串行到并行缓冲区？
[英]How do I design Serial to Parallel Buffer in Verilog only using clocks?
接口中RTL可读性的assign语句导致分配或综合缓冲区
[英]assign statement for RTL readability in an interface causes assignments or a buffer in synthesis
可在ASIC / FPGA设计中合成查询表分区吗？ 有道理吗？
[英]Look-Up Table division synthesizable in an ASIC/FPGA design? Makes any sense?
查询用于IC设计（不是FPGA）的VHDL综合，特别是在变量分配的情况下
[英]Query for VHDL synthesis for IC Design (Not FPGA), specifically in case of variable assignment
我已经在Quartus-II（modelsim）中进行了设计，现在想将其传递给开发板（我要求ORIENTATION）？
[英]I've made a design in Quartus-II (modelsim), now I want to pass it to the board (I request ORIENTATION)?
在Verilog综合中从外部来源接收输入时出现多驱动器问题
[英]multiple drive issue when receiving inputs from external source in verilog synthesis
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.
相关问题
Synopsys设计编译器 - 查看数据路径提取结果
通过设计编译器综合，report_constraint 显示电容违反
如何仅使用时钟在 Verilog 中设计串行到并行缓冲区？
接口中RTL可读性的assign语句导致分配或综合缓冲区
可在ASIC / FPGA设计中合成查询表分区吗？ 有道理吗？
VHDL定时器同步/异步加载速度问题
查询用于IC设计（不是FPGA）的VHDL综合，特别是在变量分配的情况下
我已经在Quartus-II（modelsim）中进行了设计，现在想将其传递给开发板（我要求ORIENTATION）？
在VHDL ALU合成过程中出现输出问题
在Verilog综合中从外部来源接收输入时出现多驱动器问题
相关标签