vivado块设计器在修改verilog或vhdl RTL文件后未更新块设计中的RTL接口

Question

我发誓vivado有一个错误，就是在将其粘贴到带有“添加模块”的“块设计”中之后，它永远不会刷新对RTL文件，verilog或vhdl所做的任何接口更改。

让Vivado块设计者看到对导入到“块设计”中的verilog或vhdl文件的接口所做的文件更改，有什么秘诀？

然后，您尝试通过从块设计中删除“ rtl模块”来强行使用它，但是仍然以某种方式对其进行了缓存并且看不到它，因此您最终破坏了您的项目并再次进行设置，因为vivado是此类POS工具...

因此，我的问题是软件中的秘密重置按钮在哪里可以查看rtl界面在“模块设计”中的更改，而不会消除您的vivado项目并重新开始？

您需要选择一些工具命令还是菜单项？

Answer 1

如果不按照自己的方式进行所有设置，我将看不到问题所在，因此，我能提供的最好的建议就是。 （是的，我每天都使用Vivado）

我没有看到您的描述。 实际上，一旦我保存文件，Vivado就会发现有更改，并告诉我一切都已过时。 然后它要我重新运行所有综合，P＆R等。

检查您的设置：
在设置，工具设置，源代码中，有一个用于将“将源文件复制到项目中”和“从子目录添加源”的复选框。

我必须承认，在极少数情况下，Vivado会变得“困惑”。 这是在窗口中打开源文件的情况。 如果文件已更改并且存在语法错误，它将继续在屏幕上显示旧文件并重新使用（正确）旧文件。 关闭窗口通常会有所帮助。

作为最后的选择，您可以清理Vivado工作空间。 保留项目（xpr）文件！，波形和约束文件，但删除所有目录。 您将丢失它已获得的所有IP，并且必须重新运行所有综合。 但是我很少这样做。
如果您有一个SDK项目，则不要执行此操作，因为您的源文件也位于该子目录中！ 但是，作为一名优秀的程序员，您当然会对此做个备份。

Answer 2

在IP集成器中更新RTL后刷新：

在IP Integrator中选择RTL块，右键单击它并选择“刷新模块”。