如何将 ASCII 代码转换为 Verilog 语言中的字符

Question

我一直在研究这个，但搜索似乎没有结果。 描述起来可能太简单了，但我在这里，摸不着头脑......任何帮助将不胜感激。

Answer 1

Verilog 知道“字符串”。

单个 ASCII 字符需要 8 位。 因此，要存储 8 个字符，您需要 64 位：

wire [63:0] string8;

assign string8 = "12345678";

有一些问题：

• 没有 End-Of-String 字符（如 C 空字符）
• 大多数 RHS 字符位于位 7:0。
  因此 string8[7:0] 将保持 8h'38。 （“8”）。
• 要遍历字符串，您必须使用例如： string[ index +: 8];
• 与所有 Verilog 向量分配一样：未使用的位设置为零，因此
  assign string8 = "ABCD"; // MS bit63:32 are zero
• 您不能使用二维数组：
  wire [7:0] string5 [0:4]; assign string5 = "Wrong";

Answer 2

您可能被对字符的误解所误导。 硬件中没有字符这样的东西。 只有一组位或代码。 将二进制代码转换为字符的唯一方法是您的终端。 它以某种方式解释代码并形成字母供您查看。 因此，'c' 中的所有printfs和 verilog 中的$display仅将代码发送到终端（或文件）。

将字符转换为代码的是您的键盘，您也可以用它来输入程序。 然后编译器解释你的程序。 Verilog（以及'c'）编译器将双引号（您输入的）中的字符串直接表示为一组字节。 Verilog 和 'c' 对此类字符串使用 ascii-8 编码，这意味着 'a' 的代码是十进制 97，而 'b' 是 98，.... 每个字符都是 8 位宽，引用string 形成 ascii 代码字节的串联。

因此，在回答您的问题时，您可以使用 %s 修饰符通过 $display（或其他）函数将ascii 代码发送到终端，从而将其转换为字符。

所以，一个例子：

module A;
    reg[8*5-1:0] hello; 
    reg[8*3 - 1: 0] bye;
    initial begin
       hello = "hello"; // 5 bytes of characters
       bye = {8'd98, 8'd121, 8'd101}; // 3 bytes 'b' 'y' 'e'
       $display("hello=%s bye=%s", hello, bye);
    end
endmodule