Makefile：如何编写一个没有后缀的有先决条件的模式规则

Question

在嵌入式项目中，您通常使用 objcopy 将 ELF output 从 gcc 转换为原始二进制形式。 我试图为此编写一个模式规则： %.bin: % （来自 gcc 的可执行文件 output 没有后缀，至少在 Linux 上是这样）。 这失败了make: *** No rule to make target...

这是一个完整的测试用例：

测试.c：

int main(int argc, char *argv[]) {
    return 0;
}

Makefile：

%.bin: %
    objcopy -O binary $< $@

这通过说make test test.bin起作用，也就是说，通过明确要求它首先构建test可执行文件。 说make test.bin是行不通的。 在这种情况下，不知何故，make 没有意识到它可以使用内置规则创建先决条件。

我知道我可以通过将规则编写为test.bin: test来解决这个问题，但我想知道，为什么这个模式规则不起作用，我可以让它以某种方式起作用。

此外，我认为让它工作的明显而实用的方法打破了漂亮而优雅的内置规则系统。 如果我可以在例如 LDFLAGS 中添加一个选项以使 linker output 成为带有某些后缀（例如.elf ）的可执行文件（我还需要重写内置规则以进行链接吗？哦，好吧......），它可以被拯救。

我承认，这纯属学究式的学术问题。

Answer 1

您的想法是正确的，但是您遇到了 make 的警告—— make 不会将纯%目标与其他隐式规则链接起来——

https://www.gnu.org/software/make/manual/html_node/Chained-Rules.html#Chained-Rules

... 出于性能原因，在搜索规则以构建隐式规则的先决条件时，make 不会考虑非终端匹配任何规则（即'%:'）（请参阅匹配任何规则）。

Answer 2

您可以通过传递带有名称和扩展名的 output -o选项来生成后缀为 gcc 的可执行 output。 例子：

# Give your elf file name
ELF_FILE= test.elf 

$(ELF_FILE): $(OBJ_FILES)
    echo "Creating elf file"
    gcc.exe -o $(ELF_FILE) $(OBJ_FILES)

%.bin: %.elf
    objcopy -O binary $< $@

Answer 3

我的示例在像这样运行 make 时有效： make test test.bin因为 IIUC 首先构建test ，然后构建test.bin的先决条件已经存在。 利用这一点，我修改了 Makefile 如下：

all: $(subst .bin, , $(filter %.bin, $(MAKECMDGOALS))) $(MAKECMDGOALS)

%.bin: %
    objcopy -O binary $< $@

现在我可以运行make test.bin并首先构建 test 然后 test.bin。 或者我可以运行make foo bar.bin并尝试构建 foo、bar 和 bar.bin。 这是我能想到的最接近的事情。 积极的一面是 Makefile 不必明确引用任何文件名，并且没有重写内置规则。