ADDM指令(Assembly - MIPS Architectue)后的时钟周期如何简单解释？

Question

lw ($t0), 8($s1) （加载字）从内存中读取数据并将其写入寄存器。 lw的修改版本是addm ，它从内存中读取数据，如lw ：例如addm $t0, 8($s1)表示$t0<-$t0 + 8 ($s1) 。 如何知道应用这条指令后时钟周期发生了什么？ 可惜没找到好的资源！

Answer 1

在写入寄存器之前， addm指令必须将内存读取的结果与寄存器的值相加。

从根本上说，加法器必须放置在数据存储器之后（以处理其输出）。 加法器的一个输入将是内存读取的结果，另一个将是另一个寄存器的值。

在addm $t0, 8($s1) ，（和lw一样）寄存器$s1向主 ALU 提供一个值，而符号扩展向主 ALU 提供另一个值 8； 主 ALU 在计算寻址时进行加法运算，并将该地址发送到数据存储器进行读取。 但是，第一个区别是addm还需要源$t0 ，而lw不需要（ lw仅针对$t0 ，而addm源和目标都$t0 ）。

即源$t0需要在被馈送到新的（上面提到的）加法器，用于addm作为其输入，其中其他输入到该加法器的新是数据存储器中读出值之一。

加法器的结果需要写入$t0寄存器。

您可以看到，对于主 ALU 的第二个操作数，控制信号ALUSrc在Read Data 2和Sign Extended immediate之间ALUSrc选择。 对于addm和lw ，控制信号应该是 1 以选择符号扩展立即数。

让我们进一步注意，在sw指令 b/c 的情况下， Read Data 2被转发到Data Memory ，因为Read Data 2是要写入存储器的值（即在sw $t0, 8($s1) ，而$s1用于地址计算， $t0不是，而是作为Write Data转发到Data Memory ）。

该行已经有一个拆分（分叉，即一个输出馈送到多个输入），因此，将进一步拆分它并扩展同一行的新分叉（来自Read Data 2 ）以到达放置在Data Memory之后的addm的新加法器.

然后，需要将addm的新加法器的输出拼接到Register File的Write Data行中。

每当对框图进行拼接更改时，我们都希望现有功能保持原样，并拼接新功能，该功能仅在我们遇到新指令时触发。 这种拼接的想法是切断一根线并插入另一个输入，在新 MUX 的控制下加入新功能（如新加法器），这意味着新控制信号进入新 MUX 以在新行为和现有行为之间切换. 这里的开关是在现有行为和addm的新加法器的输出之间进行选择。

作为一个例子，我们已经可以看到Register File Write Data来自两种可能性之一，在MemToReg控制下，要么是 ALU 输出，要么是从数据存储器Read Data 。 addm不是选择两个， addm添加第三个选择，通常这可以通过简单地使用两个常规 MUX 来完成（例如，简单地再添加一个 MUX），但也可以使用在 ALU 输出中进行选择的三选择器 MUX 来完成，数据存储器读取值或新的addm加法器输出，用于返回寄存器文件的那一行。

---

以上为单循环，如图所示； 几乎没有办法在单个周期内将主 ALU 重用为新的加法器，因为主 ALU 已经在每条指令上工作。

在多周期处理器中，我们可能会重用主 ALU 而不是添加一个新的加法器，通过为addm添加一个新的周期，这样在单周期中新加法器的功能被主ALU 取代，但在额外的之后循环。

在流水线处理器中，您将再次难以使用主 ALU，因为指令的重叠执行意味着 ALU 每个周期都很忙，因此我们可以为新的加法器添加一个流水线阶段，尽管这会减慢所有现有指令的速度为了容纳addm 。