[英]How do *move elimination* slots work in Intel CPU?
提示:本站为国内最大中英文翻译问答网站，提供中英文对照查看，鼠标放在中文字句上可显示英文原文。
Andreas Abel 和 Jan Reineke 在他们描述 uiCA 的论文中讨论了移动消除：
4.1.4移动消除。 [...] 然而，这一举动消除并不总是成功的。 [...] 我们开发了微基准测试，使用这些计数器来分析移动消除何时成功。 [...]
以下 model 同意我们的观察。 处理器跟踪被多个架构寄存器使用的物理寄存器。 我们说每个这样的物理寄存器占用一个淘汰槽。 淘汰槽在相应的寄存器被覆盖后再次释放。 * 一个循环中可以消除的移动指令数量取决于可用消除槽的数量，以及前一个循环中成功消除的数量。
我在我不理解的部分添加了重点。
我认为给定的物理寄存器只能由一个架构寄存器从重命名到退休使用。 我把文本的意思理解为其他意思，所以我很难理解移动消除槽是如何工作的（在这一点上，甚至寄存器重命名实际上是如何工作的）。
mov-elimination 的全部意义在于，不是分配新的 PRF 条目（物理寄存器文件）并运行 uop 来读取值并将其写入新条目（如lea rdx, [rcx+0]会）， mov rdx, rcx可以通过使 RDX 的 RAT 条目（寄存器分配表）指向与 RCX 在该点相同的物理寄存器号来处理。
所以整个想法是在某个时候改变 PRF 条目的规则是单个体系结构寄存器的 state。 这可能会使跟踪何时可以释放 PRF 条目变得更加复杂，或者当两个架构寄存器都引用相同的物理 reg 或其他一些复杂情况时重命名以后的 uops。
“移动消除槽”是一个单独的资源，而不是 PRF 条目。 它们的存在是为了解决英特尔遇到的任何额外跟踪问题。 当您稍后再次覆盖mov的目标时，将释放移动消除槽，例如mov ecx, edx / not ecx立即释放所需的任何移动消除资源。
没有移动消除，你对它的工作原理是正确的； 一个 PRF 条目仅保存写入一个体系结构寄存器的值，并且是在覆盖之前读取该寄存器的任何微指令的输入依赖项。
除了 PRF 条目也有 FLAGS 条件代码的空间，所以在像add eax, ecx这样写入 FLAGS 和 integer reg 的指令之后，RFLAGS 和 RCX 都指向同一个物理 reg。 后面的指令，如mov -immediate、 not或lea可以覆盖 gp 寄存器，只留下 CF 和 SPAZO 的 FLAGS 组指向旧的物理寄存器。 诸如cmp 、 stc或add [mem], eax之类的指令写入（部分）FLAGS 但不是 integer 寄存器。
但这只是两件事（FLAGS、 CF 和 SF/PF/AF/ZF/OF aka SPAZO的单独重命名部分）可能仍然指的是 phys reg，而不是 GP 整数寄存器。 每个 phys reg 可能有 1 位来跟踪它是否仍然被 GP 整数 reg 引用，退休可以在退休写入 GP 整数寄存器的 uop 时正确释放它们，可能只是检查 RAT 条目的退休 state对于旗帜。 或者也许每个 PRF 条目都有 3 位，一个用于 GP 整数、CF 和 SPAZO，作为退休的一种方式来确定何时可以释放物理寄存器（当它退休覆盖最后一个体系结构引用的 uop 时）它。）
BeeOnRope 建议，不是在每个 PRF 条目中进行完整的引用计数（在mov ecx, eax / mov edx, eax /... 的情况下，计数器最多可以计数 15），移动消除槽实际上是引用计数。
异或归零总是可以被消除，因为物理零寄存器永远不需要被释放，所以它不需要被引用计数。 （integer 和向量的物理零寄存器的存在是从 SnB 系列能够消除归零习惯用法这一事实推断出来的，因为没有 uops。）
相关： x86 的 MOV 真的可以“免费”吗？ 为什么我根本无法重现这个？ 其中提到了一些Intel的优化手册所说的关于宁愿尽快覆盖寄存器副本的结果，以提高mov-elimination的成功率。 但英特尔至少当时并没有提及涉及到什么CPU资源限制的细节。
Skylake 比 Ivy Bridge 有更多的 mov-elimination slots，因为我的测试表明它没有在测试用例中遇到瓶颈，他们用来说明迅速覆盖 mov 的好处。
非常不幸的是，英特尔搞砸了 Ice Lake / Tiger Lake 并且不得不通过微代码更新禁用其 mov-elimination（对于 GP-integer），因为立即覆盖mov通常意味着它是关键路径延迟的一部分，与如果您的代码可以在没有移动消除的情况下在 CPU 上运行，那么您想要什么。 它在 Alder Lake 和 Rocket Lake 再次工作。
在许多情况下，您很快就会覆盖副本和原始文件，因此通过几条指令保持目的地不变就可以了。 理想情况下，避免长期不修改副本，除非它会花费更多的 uops 或使 Ice Lake 上的关键路径延迟更糟。 （例如，如果您保存了一个副本并且只读过它。）下一个中断通常会导致所有 regs 无论如何都被保存/恢复，所以这不是一个可以“建立”的问题，即使对于有一些 long-运行具有许多 mov-eliminated 副本的循环。
CPU中的直接数字操作数如何工作？
[英]How do direct number operands in a CPU work?
举一个例子：x86_64 CPU读取一条128位指令。 据我了解，这很明显是x86处理器中发生的事情。 否则，例如不可能将64位数字添加到64位寄存器中（对于数字> 64，操作码将需要几位+ 64位）。 我想知道的是一条指令中的位限制是什么，并且如果该指令大于位（数据总线）， ...
如何检测 Intel Alder Lake CPU 中的 P/E-Core？
[英]How to detect P/E-Core in Intel Alder Lake CPU?
哪个逻辑处理器属于 P 核心组，哪个属于 E 核心组？ 我的第一个想法是只检查每个逻辑处理器的基本时钟，然后假设最低的基本时钟属于 E 核（根据英特尔规范，E 核的基本时钟总是明显低于 P 核）。 我希望在注册表中检查HKEY_LOCAL_MACHINE\HARDWARE\DESCRIPTION ...
使用 intel_pstate 时如何设置特定的 cpu 频率
[英]How to set specific cpu frequency when using intel_pstate
当我使用 intel_pstate 时，我发现我无法使用命令更改 cpu 频率： 我知道原因是 intel_pstate 的调节器（省电和性能）不支持手动更改频率。 我还尝试将频率值直接写入文件/sys/devices/system/cpu/cpu0/cpufreq/cpuinfo_max_freq ...
如何判断操作导致Intel CPU的页面错误？
[英]How to tell the operation caused page fault on intel CPU?
页面错误处理程序如何知道它在读取或写入操作中是否出错？ 此指示是否有任何标志/状态值？ ...
如何确定CPU类型英特尔®64和IA-32
[英]how to determine CPU types Intel® 64 and IA-32
我正在浏览英特尔®64和IA-32架构软件开发人员手册中的内存模型，我如何理解属于哪个类别的CPU？ 例如，我的PC的CPU是Inter（R）Core（TM）i7-4790 CPU ...并且系统类型是64位操作系统，这是否属于Intel®64或IA-32？ ...
xchg如何在Intel汇编语言中工作
[英]How does xchg work in Intel Assembly Language
有人可以解释xchg在此代码中如何工作？ 假设arrayD是1,2,3的DWORD数组。 为什么xchg之后的数组1,1,3不存在？ ...
在Intel x64汇编中执行功能的最快方法（CPU方式）？
[英]Fastest (CPU-wise) way to do functions in intel x64 assembly?
我一直在阅读有关汇编函数的信息，对于是否使用Enter和Exit或只是为了快速执行的调用/返回指令感到困惑。 一种方法快速而另一种较小吗？ 例如，在组装时不内联函数的最快（stdcall）方法是什么： ...
Intel Xeon CPU如何写入内存？
[英]How do Intel Xeon CPUs write to memory?
我正在尝试在两种算法之间做出决定。 一个写入8个字节（两个对齐的4字节字）到2个高速缓存行，另一个写入3个整个高速缓存行。 如果CPU只将更改的8个字节写回内存，则第一个算法使用的内存带宽要少得多：8个字节对192个字节。 如果CPU写入整个高速缓存行，则128和192字节之间的差异不 ...
如何在用户模式下在x86 IA32 Intel CPU上设置/清除TF标志
[英]How to set/clear TF flag on x86 IA32 Intel CPU in user-mode
我想知道在x86 IA32 Intel CPU上的用户模式下设置/清除EFLAGS.TF的步骤 在下面尝试清除TF标志，但是得到错误***** Unhandled interrupt vector ***** ...
mcelog 缓存错误，如何在 Intel i7 CPU 上禁用 L3 缓存
[英]mcelog Cache Error, how to Disable L3 Cache on Intel i7 CPU
我不是程序员，而是从 DOS 开始就有经验的系统集成商我买了一台二手的准系统 PC，它有一些小问题： 它有时会崩溃，它没有连接到 RAM 它在主机和顶部 CentOS 和 Windows VM 上运行 debian KVM (proxmox) 我在 debian 上的 mcelog 中有此错误 问题 ...
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.
