为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#1 票数:49

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#2 票数:39 已采纳

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#3 票数:28

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#4 票数:3

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#5 票数:3

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#6 票数:2

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

===============>>#7 票数:-2

为什么在大多数处理器中,L1高速缓存的大小小于L2高速缓存的大小?

  ask by Karthik Balaguru translate from so

未解决问题?本站智能推荐:

1回复

L1,L2和L3高速缓存的高速缓存命中和高速缓存未命中数

以下代码将在具有以下缓存结构的CPU上运行: L1快取:1KB L2快取:8KB 三级缓存:64KB 块大小:16B 我正在为期中考试而学习,这是一个问题。 修改此代码以最大程度地减少罚款。 根据L1,L2和L3高速缓存计算高速缓存命中和高速缓存未命
1回复

包容性还是排他性? Intel Core IvyBridge处理器中的L1,L2缓存

我使用的是Intel Core IvyBridge处理器,Intel®CoreTM i7-3770 CPU @ 3.40GHz(L1-32KB,L2-256KB,L3-8MB)。 我知道L3具有包容性,并且在多个内核之间共享。 我想了解有关我的系统的以下内容 第1部分 : L
2回复

为什么没有与缓存行大小一样宽的数据总线?

当发生高速缓存未命中时,CPU从主存储器中取出整个高速缓存行到高速缓存层次结构中。 (通常在x86_64上为64个字节) 这是通过数据总线完成的,在现代64位系统上只有8字节宽。 (因为字长是8字节) 编辑: “数据总线”表示在此上下文中CPU芯片和DRAM模块之间的总线。 该
2回复

如何在缓存模拟器中查找冲突未命中数

我正在尝试设计一个缓存模拟器。 为了找到某个块的缓存命中/未命中,我将其索引和偏移量与缓存中已经存在的块进行比较。 对于n关联缓存,我仅检查该块可以进入的那些缓存条目。 然后找到命中和冷落的次数很简单。 如果高速缓存已满(或该块可以进入的所有条目均已占用),那么我们将遇到容量不足。
1回复

当直接映射的缓存中存在偏移量时,如何将内存地址映射到块?

首先,第一个高速缓存具有16个单字块。 作为示例,我将使用0x03内存引用。 索引有4位(0011)。 显然,这些位等于3mod16 (0011 = 0x03 = 3)。 但是,我对于使用此mod方程来确定具有偏移量位的缓存中的块位置感到困惑。 第二个高速缓存的总大小为八个双字块。
2回复

处理器在高速缓存一致性操作期间是否停止

我们假设变量a = 0 Processor1首先执行它的指令然后在下一个周期处理器2读取变量以打印它。 所以是: 处理器2将停止,直到缓存一致性操作完成,它将打印1 processor2将在高速缓存一致性操作完成之前运行,并且在此之前它将具有过时的内存视图。 那么会
2回复

4位CPU如何处理无限数据并从内存中调用该数据?

考虑一个只有4个晶体管的处理器。 一次只能代表一个半字节。 我们需要处理由32位组成的数据(更正:我从此处删除了“无限字节”)。 如何保存? 以便我们输入第二个半字节,依此类推...。以及如何调用保存的数据? 并解释当我们将二进制表示为八进制或十进制时,该表示形式是哪个cpu单位?
1回复

L1 L2 LLC的地址是什么? (高速缓存存储器)

我正在研究一个涉及从LLC(最后一级缓存)获取信息的主题的项目,并且我开始想知道有关内存寻址的更多信息。 大多数情况下,与内存相关时,我们与RAM或具有地址的HDD,SSD之类的驱动器相关,但是与高速缓存的内存(L1,L2,LLC)有关。 他们的地址是否在相同的地址空间中? 还是以与物理内存相同的方
2回复

如何确定通过虚拟到物理地址转换发生的最大高速缓存未命中数?

读取以下问题:假设CPU发出指令的读取,并且该读取不会导致生成页面错误。 假设MMU使用TLB进行地址转换并且有单个页表,那么在将虚拟地址转换为物理地址并检索指令的整个过程中,可能发生的高速缓存未命中的最大数量是多少? (假设DRAM只有一级缓存。) 我确实知道TLB用于减少从内存中获
2回复

L2页面何时复制到L1页面?

我不确定我是否正确理解L1和L2缓存的概念。 当我们使用read命令时,逻辑背后: 首先检查数据是否存储在L1缓存中(速度更快),否则,将检查L2缓存。 因此,如果数据存储在L2缓存中,操作系统是否会立即将此页面复制到L1缓存中? 现在,如果我们要w