VHDL std_logic_vector转换为使用numeric_std进行有符号和无符号转换

Question

我对使用从std_logic_vector到有signed / unsigned的转换有疑问。 我总是用转换signed(...) unsigned(...)但是当我尝试使用在库中定义的转换numeric_std （ to_signed ， to unsigned ），这是行不通的。 有人可以向我解释为什么会这样吗？ 为何转换unsigned()和signed()有效？

Answer 1

因为std_logic_vector和有signed / unsigned类型紧密相关，所以可以使用类型转换方式进行转换。 因此，有signed(a_std_logic_vector)和unsigned(a_std_logic_vector)都可以。 但是，转换的功能也在标准中定义。

看看VHDL常见问题解答 。 这是一个旧的网站，当时新闻组仍然很热门，但是它仍然拥有有关VHDL的大量有用信息。

Answer 2

查看软件包规格中的numeric_std。 您会发现to_signed从整数转换为有符号...。

正如“ vermaete”所说，signed是与std_logic_vector密切相关的类型，因此您在那里不需要转换函数。