了解气泡、停顿和重复解码/获取

[英]Understanding bubble vs stall vs repeated decode/fetch

赏金将在 6 天后到期。 此问题的答案有资格获得+50声望赏金。 乔丹正在寻找这个问题的更详细的答案： 我想要一个更好的解释（也许也是一个视觉）关于管道停顿和气泡之间的区别以及它们在不同环境中的使用方式。 也可能是为什么 inte.net 上的大多数资源都声称它们是同义词。 我真的对气泡、停顿和重 ...

从节能的角度来看，运行任务能耗最低的是什么更好

[英]What is better from an energy-saving perspective to run task minimum energy consumption

CPU频率和CPU使用率是影响能耗的主要因素（据我所知）。 然而，从节能的角度来看，运行任务的最低能耗更好： 选项 1：使用最少的最大 CPU 频率选项 2：最小频率下的最大 CPU 使用率。 ...

缓存行大小背后的理论和度量是什么？

[英]What's the theory and measurements behind cache line sizes?

缓存行通常是64 字节，其他大小也存在。 我的一个非常简单的问题是：这个数字背后是否有任何理论，或者它只是背后的工程师无疑所做的大量测试和测量的结果？ 无论哪种方式，我想知道那些（理论，如果有的话，以及决定背后的各种测试）是什么。 ...

为什么 x86 位串操作指令对于 memory 目标很慢？ （防弹少年团、比特瑞、比特币）

[英]Why are the x86 bit-string manipulation instructions slow with a memory destination? (BTS, BTR, BTC)

Agner发现，在大多数支持它们的处理器上，应用于 memory 操作数的 x86 位操作指令（btr bts btc，无锁）比其他读-修改-写指令（如 add、xor 等）慢。 为什么是这样？ 这些说明似乎很容易实现。 是否因为实际加载的地址与 memory 操作数指定的地址不同，这混淆了一些 ...

如何使用 k-map 或 QM 方法从此真值表中找到方程式？

[英]How can I find the equation from this truth-table using k-map or QM method?

如何使用 k-map 或 QM 方法从此真值表中找到方程式？ ...

任何普通计算机都使用大端编码吗？

[英]Do any common computers use big endian encoding?

我了解大端和小端。 然而，我可以访问的所有计算机的所有处理器——AMD、英特尔、Broadcom——都是小端。 这让我想知道是否有任何使用大端的普通计算机。 谁能提供例子？ ...

有没有办法检查 Docker 注册表中的清单是否是多架构的？

[英]Is there a way to check if a manifest in a Docker registry is multi-arch or not?

当您从 Docker 注册表中提取多体系结构清单时，它会自动选择与您的计算机体系结构相匹配的单个图像并提取该图像（如果可能）； 从客户端来看，这似乎与拉取单架构图像清单相同。 有没有办法从客户端确定清单是单架构还是多架构，例如通过查询 API 端点？ ...

在决定哪个更好或性能更好时，缓存未命中率是唯一重要的因素吗？

[英]Is cache miss rate the only thing that matters when deciding which is better or performs better?

如果我有两种不同的缓存子系统设计 C1 和 C2，它们的硬件复杂度大致相同，考虑到缓存子系统的有效性是首要因素，我是否可以决定哪一个是更好的选择，即应该尽量减少未命中数。 给出下面的总未命中率： miss_rate = (number of cache misses)/(number of cac ...

*移动消除*插槽如何在英特尔 CPU 中工作？

[英]How do *move elimination* slots work in Intel CPU?

Andreas Abel 和 Jan Reineke 在他们描述 uiCA 的论文中讨论了移动消除： 4.1.4移动消除。 [...] 然而，这一举动消除并不总是成功的。 [...] 我们开发了微基准测试，使用这些计数器来分析移动消除何时成功。 [...] 以下 model 同意我们的观 ...

什么是指令配置文件？

[英]What is an instruction profile?

这是我教科书中的陈述，它让我对“指令概要”的含义感到困惑： “......新的外围设备在典型指令配置文件和数据访问模式方面不断改变系统需求的性质。” - 计算机组织和体系结构：性能设计第 10 版在搜索指令配置文件的定义时，我找不到。 我找到了用于教学/教学法的教学概况的结果，一个 pdf 显示 ...

通过增加数组的大小来减少缓存未命中 - 为什么这样做有效？

[英]reduce the cache misses by increasing size of array - why does this work?

鉴于这段代码来自教科书Randal E. Bryant, David R. O'Hallaron - Computer Systems。 程序员的视角 [第 3 版]（2016 年，Pearson） ： 这是缓存信息： sizeof(float) = 4 。 数组 x 从 memory 地址 0 ...

为什么我的程序不能达到 integer 加法指令吞吐量界限？

[英]Why cannot my program reach integer addition instruction throughput bound?

我已阅读 CSAPP 3e 的第 5 章。 我想测试一下书中描述的优化技术是否可以在我的电脑上运行。 我写了下面的程序： 它报告 CPE 约为 1.00。 我使用 4x4 循环展开技术转换程序，它导致以下程序： 请注意，当SIZE不是 4 的倍数时，我省略了处理这种情况的代码。该程序报告 CPE ...

CPU 寄存器和高速缓存一致性

[英]CPU Registers and Cache Coherence

当涉及缓存一致性协议（如 MESI）时，CPU 寄存器和 CPU 缓存之间的关系是什么？ 如果某个值存储在 CPU 的缓存中，并且还存储在寄存器中，那么如果缓存行被标记为“脏”，会发生什么情况？ 据我了解，即使缓存已更新（由于 MESI），也不能保证寄存器会更新它的值。 亨克这段代码： static ...

如何使用 2:1 多路复用器解决电路中的这个逻辑错误

[英]How do I solve this logic error in my circuit using 2:1 mux

如果R，H和C都为0，(Y = 1) 如果R为1且H，C为0，(Y = 1) 如果 R 和 H 为 1 且 C 为 0，(Y = 1) 如果 R 和 H 为 0 且 C 为 1，则 (Y = 1) 如果 R 为 0 且 H 和 C 为 1,(Y = 0) 如果 R 和 C 为 0 且 H 为 1，则 ...

从缓存或 memory 在 CPU 微架构中获取数据时端口是否被阻塞？

[英]Is port blocked when data is fetching from cache or memory in CPU microarchitecture?

Intel Skylake 内核有两个相同的 memory 读端口（端口 2 和 3）和一个写端口（端口 4）。 假设有两条加载指令并行发给端口2和端口3： 当两个数据都可以从 L1 缓存中获取时（大约 ~10ns），端口 2 和 3 是否会被阻塞，直到数据被获取并且加载指令退出？ 如果数据在缓 ...

存储到 memory 和从中加载是如何工作的； 存储 32 位字时哪些地址会受到影响？

[英]how does storing into and loading from memory work; which addresses are affected when you store a 32-bit word?

我正在从事一个二进制分析项目，我正在构建一个将程序集转换为 llvm 的升降机。 我构建了一个 memory model 但对 str 和 ldr arm 汇编指令如何在 memory 上工作有点困惑。所以我的问题是。 例如，给定一个 memory 地址 0000b8f0，我想在其中存储 64 位 ...

这个缓存中有多少块？

[英]How many blocks in this cache?

使用练习 5.2 中的引用序列，显示具有两个字块且总大小为 24 个字的三路组关联高速缓存的最终高速缓存内容。 问题来了，这个缓存中有多少“块”。 我认为一个块有2个词，所以应该有12个块，在三路中，一个路包含4个块。 但是解决方案说每条路有 24/3=8 个块。 我错了吗？ 或者解决方案不正确？ ...

CPU 上奇偶校验标志的用途是什么？

[英]What is the purpose of the Parity Flag on a CPU?

某些 CPU（特别是 x86 CPU）在其状态寄存器上具有奇偶校验标志。 该标志表示运算结果的位数是奇数还是偶数。 奇偶校验标志在编程上下文中的实际用途是什么？ 旁注：我假设它打算与奇偶校验位结合使用以执行基本错误检查，但这样的任务似乎并不常见以保证整个 CPU 标志。 ...

处理器是否将相同的块从 RAM 复制到所有缓存？

[英]Does the processor copy the same bloc from RAM to all caches?

缓存未命中时，处理器访问 RAM 以读取数据并执行预取操作，数据从 RAM 流向 L3 缓存，然后是 L2，最后是 L1。 在预取期间，处理器是否在所有缓存级别中复制相同的块？ ...

当 CPU 执行指令时循环迭代之间存在数据依赖性时，如何形成关键路径？

[英]How is a critical path formed when there is a data dependency between a loop iterations while a CPU executing instructions?

在Computer Systems From A Programmer's Perspective一书中，有以下循环汇编代码： 用于建模问题的抽象CPU有以下功能单元： 手术潜伏问题容量 + 1个 1个 4个加载 4个 1个 2个假设%rsi和%rdi指向不同的 memory 位置，作者说关键路 ...