简单的Makefile问题（具有简单的依赖性）

Question

我有4个'.cpp'文件和1个头文件：

Tools.cpp
Code1.cpp
Code2.cpp
Code3.cpp

and Tools.hh

现在，所有Code1.cpp, Code2.cpp, Code3.cpp使用存储在Tools.cpp函数。

目前，我要编译所有这些文件的工作是使用以下简单的shell脚本：

#!/bin/bash
echo "compiling Code1.cpp";
g++ Code1.cpp Tools.cpp -o Code1

echo "compiling Code2.cpp";
g++ Code2.cpp Tools.cpp -o Code2 

echo "compiling Code3.cpp";
g++ Code3.cpp Tools.cpp -o Code3

一切正常。

现在，我想使用标准的makefile来做到这一点。 但是为什么这不起作用：

CXX = g++

TOOLSRC = Tools.cpp Code1.cpp Code2.cpp \
Code3.cpp    

TOOLSINC = Tools.hh      

all: Code1 Code2 Code3

Code1: $(TOOLSRC) $(TOOLSINC) makefile
    $(CXX) $^ -o $@  

Code2: $(TOOLSRC) $(TOOLSINC) makefile
    $(CXX) $^ -o $@  

Code3: $(TOOLSRC) $(TOOLSINC) makefile
    $(CXX) $^ -o $@  

我得到的错误是这样的：

ld: warning in makefile, file is not of required architecture
ld: duplicate symbol neighbors(std::vector<int, std::allocator<int> >&, int, int)in /var/folders/Yx/YxKmmyVPGpakdPL4St7X6++++TI/-Tmp-//ccQCrGHe.o and /var/folders/Yx/YxKmmyVPGpakdPL4St7X6++++TI/-Tmp-//ccreq9YU.o

collect2: ld returned 1 exit status
make: *** [FindNeighbours] Error 1

我该如何纠正错误？

Answer 1

简而言之， $^不是您想要的。 评估结果为“所有必备项的名称，并在它们之间留有空格”。 在问题Makefile中，这导致所有三个目标使用几乎相同的命令行，每个命令行看起来像

g++ Tools.cpp Code1.cpp Code2.cpp Code3.cpp Tools.hh makefile -o Code1

根据所引用的错误消息，g ++决定将makefile当作对象传递给链接器。 不是。 如果没有makefile，您仍然会编译和链接所有四个源文件，并且很可能让链接器决定要使用四个main()函数中的哪个。

您可能想利用make在常见情况下具有大量内置规则的事实。 编译两个源文件并将结果链接起来非常适合那些常见情况。 它未经测试，但是下面的命令可以满足您的所有需求（至少假设是最近构建的gnu make），并且具有只编译每个对象一次的优点。

all: Code1 Code2 Code3
Code1: Code1.o Tools.o
Code2: Code2.o Tools.o
Code3: Code3.o Tools.o

Code1.o Code2.o Code3.o Tools.o: Tools.hh

如果需要设置一些编译器选项，则可以为CXXFLAGS添加一个定义，通常在文件顶部附近。

Answer 2

在这些目标中：

Code1: $(TOOLSRC) $(TOOLSINC) makefile
    $(CXX) $^ -o $@

结果命令将是：

g++ Tools.cpp Code1.cpp Code2.cpp Code3.cpp Tools.hh makefile -o Code1

这显然不是您想要的。 g++试图同时编译头文件和makefile ，但不知道如何处理makefile 。 您还要声明每个单元对所有三个主要单元的依赖性。 因此，如果Code3.cpp更改，则Code1将需要重新编译。 这也是不希望的。

尝试这样的事情：

CXX = g++

all: Code1 Code2 Code3

%.o: %.cpp
    $(CXX) $(CXXFLAGS) -c -o $@ $^

Code1: Code1.o Tools.o
    $(CXX) -o $@ $^

Code2: Code1.o Tools.o
    $(CXX) -o $@ $^

Code3: Code1.o Tools.o
    $(CXX) -o $@ $^

Answer 3

嗯 通常，您将使用.o扩展名指定对目标文件的依赖性。 因为Make具有针对各种类型文件的内置规则，所以可能会感到困惑。

该错误是因为您试图通过将$ ^传递给编译器来将makefile链接到程序中。

Answer 4

在规则的右侧，您应该只放置有用的文件。

Code1: Code1.cpp Tools.cpp
    $(CXX) $^ -o $@
Code1: Code2.cpp Tools.cpp
    $(CXX) $^ -o $@
Code3: Code3.cpp Tools.cpp
    $(CXX) $^ -o $@

当这解决了您的问题时，您绝对应该阅读Grayfade的“正确方法”答案。

Answer 5

我不是makefile的专家，但这是我通常的做法，而且效果很好。

COMPILER = g++
CXXFLAGS = 
EXECUTABLE = code 

all: code

code: Code1.o Code2.o Code3.o Tools.o
  ${COMPILER} ${CXXFLAGS} -o ${EXECUTABLE} Code1.o Code2.o Code3.o Tools.o

Code1.o: Code1.cpp Tools.o
  ${COMPILER} ${CXXFLAGS} -c Code1.cpp

Code2.o: Code2.cpp Tools.o
  ${COMPILER} ${CXXFLAGS} -c Code2.cpp

Code3.o: Code3.cpp Tools.o
  ${COMPILER} ${CXXFLAGS} -c Code3.cpp

Tools.o: Tools.cpp Tools.hh
  ${COMPILER} ${CXXFLAGS} -c Tools.cpp

clean:
  rm *.o
  rm ${EXECUTABLE}