為什么我的Makefile什么都不做？

Question

#
# MakeFile assignment 2
# Variables

CC=gcc 
LINK=gcc
CFLAGS=-c -Wall -I.
OBJECT_FILES = cmpsc311-f13-assign2.o a2support.o

#Suffix rules
.SUFFIXES: .c .o

.c.o:
    $(CC) -c $(CFLAGS) -o $@ $<

#Productions
cmpsc311-f13-assign2 : $(OBJECT_FILES)
    $(LINK) $(OBJECT_FILES) -o $@

#Dependencies
 cmpsc311-f13-assign2.o : cmpsc311-f13-assign2.c a2support.h
 a2support.o : a2support.c a2support.h

clean:
    rm cmpsc311-f13-assign2.o
    rm a2support.o

每次我使用make Makefile命令時，它什么都不做，我的makefile是否出問題了？還是另一個問題？

運行以下命令也不會產生任何作用：

gcc -o cmpsc311-f13-assign2 cmpsc311-f13-assign2.c a2support.c a2support.h -I. 

Answer 1

每當我使用命令make Makefile它什么都不做

make Makefile嘗試創建Makefile 。 由於您沒有創建規則，因此無需執行任何操作。

通常， make不帶任何參數調用； 它默認情況下使用Makefile ，並嘗試定義第一個目標（在您的情況下為cmpsc311-f13-assign2 ）。

您可以使用-f選項指定要使用的其他makefile：

make -f foo.mk

或者您可以使用參數指定要構建的內容：

make clean

或兩者：

make -f foo.mk clean

Answer 2

除了上述答案外，您還需要在第14行添加TAB字符。

$(CC) -c $(CFLAGS) -o $@ $<