![](/img/trans.png)
[英]ARM Cortex-M7 assembly timing on simple delay loop - how to explain results?
由於 AFAIK 周期時間未發布,我決定嘗試使用 STM32H750-DK 上的 DWT 計數器測量周期數; 作為第一個例子,我正在測量一個簡單的延遲循環。 似乎Cortex-M7在每個周期可以執行兩條指令。 如果將它們翻譯成 16 位指令,我會理解這一點。 但是如果我使用寄存器 R8 和更高版本 ...
[英]ARM Cortex-M7 assembly timing on simple delay loop - how to explain results?
由於 AFAIK 周期時間未發布,我決定嘗試使用 STM32H750-DK 上的 DWT 計數器測量周期數; 作為第一個例子,我正在測量一個簡單的延遲循環。 似乎Cortex-M7在每個周期可以執行兩條指令。 如果將它們翻譯成 16 位指令,我會理解這一點。 但是如果我使用寄存器 R8 和更高版本 ...
[英]Hyperthreading vs. Superscalar execution
想象一個超標量(多個執行單元)並且還具有超線程 (SMT) 支持的 CPU(或內核)。 為什么 CPU 可以真正並行執行的軟件線程數通常由它擁有的邏輯內核(即所謂的硬件線程)數決定,而不是它擁有的執行單元總數? 如果我的理解是正確的,SMT 實際上並沒有實現真正的並行執行,它只是通過復制 CPU ...
[英]Interpreting Absurdly-Low Measured Latency in Careful Profile (Superscalarity Effects?)
我已經編寫了一些用於分析小功能的代碼。 在高層次上: 將線程關聯性設置為僅一個核心,並將線程優先級設置為最大。 通過執行以下100次計算統計信息: 估計不執行任何操作的功能的延遲。 估計測試功能的等待時間。 從第二個減去第一個,以消除 ...
[英]Super-scaling vs Pipe-lining Performance
雖然通常也對超標量CPU進行流水線處理。 為什么流水線和超標量執行被認為是不同的性能增強技術? ...