[英]How to include makefile dynamically
现在,我有两个生成文件A.mk和B.mk。
A.mk将包括B.mk,但是B.mk是由A.mk中执行的某些命令动态生成的
这是A.mk的伪代码
command to generate B.mk
include B.mk
compile and link
问题是include命令类似于C文件中的#include宏。 A.mk尝试在执行命令之前加载B.mk。
有人可以给我一些建议吗?
非常感谢杰里
可以使它像这样工作:
a.mk (此时b.mk
不存在)
-include b.mk
all:
@echo foo : $(FOO)
b.mk:
@echo "FOO=2" > b.mk
使用make -f a.mk all
我们可以获得:
富:2
如果b.mk
不存在,则include指令前面的符号-
不允许生成警告。
正如MadScientist在评论中所述,您无需将B.mk
作为任何目标的先决条件。 如果make
看到缺少它并找到相应的目标,它将自动构建它。
声明:本站的技术帖子网页,遵循CC BY-SA 4.0协议,如果您需要转载,请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.