Scala 凿子。 具有 2-d verilog 端口的 BlackBox

Question

在我的 scala 凿子项目中，我需要插入带有二维 arrays 端口的 system-verilog 黑盒。 例如：

module something_bb(
  input  [`somtething_width-1     :0] something_i      [`somtething_num-1    :0],
  output [`somtethingelse_width-1 :0] somethingelse_o  [`somtethingelse_num-1:0]
)

---
endmodule

你能告诉我最简单的方法吗？

Answer 1

不幸的是，Chisel 不支持这一点。 您必须编写一个 Verilog 包装器，将 2D 端口公开为 1D 端口，然后将包装器实例化为 Chisel 黑盒。