什么是LUT和类似的L1 / L2缓存行为？

Question

假设一个LUT说512KB的64位双类型。 一般来说，CPU如何缓存L1或L2中的结构？

例如：我访问中间元素，是否尝试缓存整个LUT或只是其中的一部分 - 比如说中间元素然后是n个后续元素？

CPU使用什么样的算法来确定它在L2缓存中保留的内容？ 它是否遵循一定的前瞻策略

注意：我假设是x86，但我有兴趣知道其他架构如何工作POWER，SPARC等。

Answer 1

这取决于您用于LUT的数据结构（查找表？）

高速缓存是最好的，连续布局的东西是内存（例如作为数组或std :: vector）而不是散布在周围。

简单来说，当你访问一个内存位置时，一块RAM（一个“缓存行”，价值 - 在x86上为64字节）被加载到缓存中，可能会驱逐一些以前缓存的数据。

通常，有几个级别的缓存，形成层次结构。 随着每个级别，访问时间增加，但容量也增加。

是的，有前瞻，它受到相当简单的算法和无法跨页边界的限制（在x86上内存页面的大小通常为4KB）。

我建议你阅读每个程序员应该了解的内存 。 它有很多关于这个主题的好信息。

Answer 2

高速缓存通常形成为高速缓存行的集合。 每个高速缓存行的粒度与高速缓存行的大小对齐，因此，例如，具有128字节高速缓存行的高速缓存将具有缓存数据的地址以对齐到128字节。

CPU高速缓存通常使用一些LRU驱逐机制（最近最少使用，如驱逐高速缓存未命中的最老的高速缓存行），以及具有从存储器地址到特定高速缓存行集的一些映射。 （如果您尝试从4k或16M边界上对齐的多个地址读取，则会导致x86中出现许多错误共享错误之一。）

因此，当您有缓存未命中时，CPU将读取包含错过的地址范围的内存缓存行。 如果您碰巧读取了缓存行边界，这意味着您将读入两个缓存行。