如何在3可滿足電路中構造非門的真值表？

Question

理解這個相對簡單的概念有很多麻煩。 所以我證明3可滿足性問題是NP-Complete，其中一部分涉及將布爾門（例如，NOT門）轉換為連接正常函數。

因此，如果一個門是“非”門並接受輸入a，並返回b = NOT（a），顯然正確答案是我們可以強制執行以下兩個子句：a或b，以及NOT（a）和NOT（b） ）。

這可以通過真值表來完成，但我似乎無法弄清楚這個真值表是如何工作的。 如果有人能解釋那將非常有幫助。

Answer 1

定義一個“一致性函數” C，取兩個參數a和b ，當且僅當a和b的值與NOT門的定義一致時，才為真（1） 。

在你的情況下，

• C（0,0）= 0（ 因為a = 0 b = 0與a = NOT（b）不一致 ）
• C（0,1）= 1
• C（1,0）= 1
• C（1,1）= 0

這是理想的真值表。

現在你可以獲得C = ab +（a'）的表達式。（b'）=（a + b）。（a'+ b'）