Makefile和Shell腳本（Bash）

Question

Makefile和Bash有什么關系？

Makefile中的示例具有：

CC = gcc

但是，如果在外殼程序中鍵入此命令，則會出現錯誤：

~# CC = gcc
-bash: CC: command not found

可以理解，因為有空間。 但是它可以在Makefile中使用。

另外，在Makefile中，您可以使用命令替換$()

$(CC) $(LDFLAGS) -o $@ $(OBJS) $(LIBS)

bash中應為變量替換$CC或${CC} 。

因此，Makefile語法和bash語法是不同的，但是它們看起來確實相關，例如$@ 。

Answer 1

有沒有關系- make和bash是分析不同的語法兩個獨立的程序。 它們具有相似或重疊的句法元素可能是由於它們是在大約同一時間開發的，並且出於某些相似的目的，但是它們並不依賴於相同的解析器或語法。

許多獨特的語言具有共同的語言功能，以便於易於采用或模仿 。 例如，大多數語言都使用+表示加法，但這並沒有使語言相關 。