Makefile和Shell脚本（Bash）

Question

Makefile和Bash有什么关系？

Makefile中的示例具有：

CC = gcc

但是，如果在外壳程序中键入此命令，则会出现错误：

~# CC = gcc
-bash: CC: command not found

可以理解，因为有空间。 但是它可以在Makefile中使用。

另外，在Makefile中，您可以使用命令替换$()

$(CC) $(LDFLAGS) -o $@ $(OBJS) $(LIBS)

bash中应为变量替换$CC或${CC} 。

因此，Makefile语法和bash语法是不同的，但是它们看起来确实相关，例如$@ 。

Answer 1

有没有关系- make和bash是分析不同的语法两个独立的程序。 它们具有相似或重叠的句法元素可能是由于它们是在大约同一时间开发的，并且出于某些相似的目的，但是它们并不依赖于相同的解析器或语法。

许多独特的语言具有共同的语言功能，以便于易于采用或模仿 。 例如，大多数语言都使用+表示加法，但这并没有使语言相关 。