簡體   English   中英

片上網絡驗證碼

[英]network-on-chip verilog code

我已經在ISE Project Navigator 2013中編寫和模擬了Verilog代碼。這是一個RTL模型,用於描述片上網絡路由器,緩沖區和鏈接。

  1. 哪種設備更適合綜合和實施?
  2. 如何使用ISE Project Navigator獲得靜態和動態功耗,數據包傳輸延遲,面積以及其他指示網絡性能的因素?

這個問題是開放式的,因此我將嘗試提供盡可能普遍的答案。

現在您已經說過,您已經擁有ISE中NOC路由器的代碼。 這意味着您或設計人員對內部邏輯/系統必須工作的頻率有一個大概的了解。 目標設備的最大時鍾樹頻率,將成為您需要檢查的關鍵參數之一。 如果您的設計以大約150-200 MHz的頻率運行並且已適當地流水線化(小型多路復用器,流水線級之間的邏輯電平不超過2-3級),那么Xilinx和Altera的幾乎任何當前可用的器件系列都應該適用。 。

下一個重要的考慮因素是外部連接。 您的設計是否需要與外部設備進行高速串行連接? 如果是這樣,那么您將需要選擇具有內置高速SERDES IP的設備。 這將限制您選擇設備。

要考慮的另一個因素是與外部SDRAM或RLDRAM的接口。 如果您的設計需要與此類外部設備接口,則需要選擇通過軟核或宏功能(Altera)或硬IP模塊獲得支持的設備。

最后,您需要查看邏輯利用率。 您希望選擇一種足夠大的設備來滿足您的需求,除非您的設計是更大項目的一部分,並且有些模塊將在以后進行設計並與NOC並排放置。 您將不得不粗略估計設計所需的LE / LUT的數量,並選擇比其大50%的設備。 然后,您可以運行綜合試驗,並檢查估計是否還可以。 如果是這樣,並且您的設備使用率不到50%,則可以根據需要使用更小的設備。

還有其他一些注意事項,例如IO數量,是否存在PLL /時鍾管理器可能會影響設備選擇

暫無
暫無

聲明:本站的技術帖子網頁,遵循CC BY-SA 4.0協議,如果您需要轉載,請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.

 
粵ICP備18138465號  © 2020-2024 STACKOOM.COM