基本 AND、OR、NOT、NAND、NOR、XOR、XNOR 門的延遲時間有何不同？

Question

1-1 基本邏輯門的延遲時間有何不同？

我發現 NAND 和 NOR 門在數字電路設計中更受歡迎，因為延遲時間更短，AND 和 OR 門甚至可以用 NOT 和 NAND/NOR 門來實現。

1-2 AND、OR、NOT 門之間的延遲時間是否有固定的或已知的差異？

Answer 1

對於典型的fpga（基於LUT的邏輯元素）完全沒有區別。 單個單元格可以根據其結果真值表實現復雜的功能，並且多個表達式可能會折疊到單個單元格中，因此您甚至找不到單個和/或非“門”。

我不知道ASIC可能有所不同。 但在典型的fpga中，您沒有門，有基於ram的查找表，可實現其輸入的復雜功能-4-6個輸入，而不僅僅是2個。

您會發現，在足夠大的設計中，路由成本比單個邏輯單元中的延遲要高得多。

Answer 2

如果您看一下這些不同的門的構造方式，您會發現其中一些差異的原因。 反相器由一個上拉晶體管和一個下拉晶體管組成。 這是最簡單的閘門，因此可能是最快的閘門。 NAND具有兩個串聯的下拉器件和兩個並聯的上拉晶體管。 NOR基本上與NAND相反。 是的：AND通常只是NAND +反相器。

串聯兩個晶體管時，路徑的導通電阻會更高（使其變慢），並且連接到單個節點的晶體管數量將增加俘獲負載（使其變慢）。 通過使用較大的晶體管（具有較低的導通電阻），您可以使事情更快，但這會增加驅動它的任何單元的負載，從而減慢該單元的速度。

這是一個很大的優化問題，您可能不應該嘗試解決自己的問題。 這就是EDA工具的用途。

Answer 3

就像生活中的大多數答案一樣，這取決於。 構建每種類型的邏輯門的方法有很多種，並且可以使用不同類型的晶體管來制作每種類型的門。 您可以從 NAND 和 NOR 等多個通用門構建所有門。 所以其他門會有更大的延遲時間。 BJT 晶體管將比 MOFET 晶體管具有更大的延遲。 與 BJT 相比，您還可以使用肖特基晶體管來減少延遲。 如果您使用 IC，則芯片內有很多組件，有些可能會減少延遲，有些可能會增加延遲。 所以你真的必須比較你正在使用的東西。 這是一段視頻，展示了晶體管級邏輯門的設計。 https://youtu.be/nB6724G3b3E