基本 AND、OR、NOT、NAND、NOR、XOR、XNOR 门的延迟时间有何不同？

Question

1-1 基本逻辑门的延迟时间有何不同？

我发现 NAND 和 NOR 门在数字电路设计中更受欢迎，因为延迟时间更短，AND 和 OR 门甚至可以用 NOT 和 NAND/NOR 门来实现。

1-2 AND、OR、NOT 门之间的延迟时间是否有固定的或已知的差异？

Answer 1

对于典型的fpga（基于LUT的逻辑元素）完全没有区别。 单个单元格可以根据其结果真值表实现复杂的功能，并且多个表达式可能会折叠到单个单元格中，因此您甚至找不到单个和/或非“门”。

我不知道ASIC可能有所不同。 但在典型的fpga中，您没有门，有基于ram的查找表，可实现其输入的复杂功能-4-6个输入，而不仅仅是2个。

您会发现，在足够大的设计中，路由成本比单个逻辑单元中的延迟要高得多。

Answer 2

如果您看一下这些不同的门的构造方式，您会发现其中一些差异的原因。 反相器由一个上拉晶体管和一个下拉晶体管组成。 这是最简单的闸门，因此可能是最快的闸门。 NAND具有两个串联的下拉器件和两个并联的上拉晶体管。 NOR基本上与NAND相反。 是的：AND通常只是NAND +反相器。

串联两个晶体管时，路径的导通电阻会更高（使其变慢），并且连接到单个节点的晶体管数量将增加俘获负载（使其变慢）。 通过使用较大的晶体管（具有较低的导通电阻），您可以使事情更快，但这会增加驱动它的任何单元的负载，从而减慢该单元的速度。

这是一个很大的优化问题，您可能不应该尝试解决自己的问题。 这就是EDA工具的用途。

Answer 3

就像生活中的大多数答案一样，这取决于。 构建每种类型的逻辑门的方法有很多种，并且可以使用不同类型的晶体管来制作每种类型的门。 您可以从 NAND 和 NOR 等多个通用门构建所有门。 所以其他门会有更大的延迟时间。 BJT 晶体管将比 MOFET 晶体管具有更大的延迟。 与 BJT 相比，您还可以使用肖特基晶体管来减少延迟。 如果您使用 IC，则芯片内有很多组件，有些可能会减少延迟，有些可能会增加延迟。 所以你真的必须比较你正在使用的东西。 这是一段视频，展示了晶体管级逻辑门的设计。 https://youtu.be/nB6724G3b3E