![](/img/trans.png)
[英]Why is my design compiled by Quartus II successfully but no logic utilization?
[英]How to change Quartus II default 5000 integer iterations
Error(13356)循環必須在5000次迭代內終止Quartus II
通過以下方式更改迭代限制:
分配->設置->編譯設置->高級設置(綜合)->恆定Verilog循環的迭代限制
版本:18.1
聲明:本站的技術帖子網頁,遵循CC BY-SA 4.0協議,如果您需要轉載,請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.