邏輯門求解與模擬

Question

任何人都可以幫助我理解為什么使用布爾代數進行跟蹤和求解時的輸出與仿真軟件的輸出不同？ 我使用布爾表達式對其進行了跟蹤，Q 輸出為 = a'+ c'，而在模擬中，Q 輸出為 = b'(a'+c')。 每當我使用模擬時，真值表中的輸出為 = 11001000，每當我使用布爾代數進行跟蹤和求解時，真值表中的輸出為 11111010

第二張圖中的電路就是我所指的。 ABC 是我的變量。 邏輯門是與非門、或門、非門、異或門和或非門。

在此處輸入圖片說明

在此處輸入圖片說明

Answer 1

我簡化了((A*C)' ^ (C + B') + B)'如下：

((A*C)' ^ (C + B') + B)'
   |
   | expand XOR
   V
(A*C*(C + B') + (A' + C')*C'*B + B)'
   |
   |
   V
(A*C + B*C' + B)'
   |
   |
   V
(A*C + B)'
   |
   |
   V
(A' + C')*B'