堆棧內存溢出
cost 434 ms
Linux 如何使用 PCID 的值？

[英]How does Linux use values for PCIDs?

我試圖了解 Linux 如何在英特爾架構上使用 PCID（又名 ASID）。 當我在研究 Linux 內核的源代碼和補丁時，我在評論中發現了這樣一個定義： 我想這里是說 Linux 只使用 6 個 PCID 值，但是這個評論呢： 正如前面評論中所說，我認為 Linux 僅使用 6 個 PCID 值 ...

兩級分頁記憶練習

[英]two-level paged memory exercise

大家，早安！ 我正在努力練習多級記憶。 有人可以幫我解決它嗎？ 考慮一個 2 級分頁內存，大小為 256MB，尋址到字節並由 1024 頁組成，可以說： (a) 邏輯存儲器、邏輯地址和頁面的尺寸是多少？ (b) 物理內存、物理地址和幀的尺寸是多少？ (c) 考慮內存訪問時間等於 100ns ...

臟位和訪問位如何影響 TLB？

[英]How does the Dirty and Access bits affect the TLB?

我知道如果一個頁面已被訪問，它的訪問位將被設置，如果已被寫入，臟位也將被設置。 但我不清楚這些位如何影響 TLB/TLB 緩存？ OSDEV也有以下段落在將條目標記為存在時將訪問位或臟位從 1 更改為 0 時，建議使關聯頁面無效。 否則，由於 TLB 緩存，處理器可能不會在后續讀/寫時設置這些位 ...

在這種極端情況下，LRU 驅逐策略為何比隨機策略效率低？

[英]How is the LRU eviction policy less efficient than the random policy in this corner case?

我正在閱讀 OS Design: Three Easy Pieces，我在第 19 章中偶然發現了這句話：Translation Lookaside Buffers。 它討論了逐出策略並比較了 LRU 與隨機選擇逐出的命中效率。 這種策略（隨機策略）因其簡單性和避免極端情況行為的能力而很有用； 例 ...

.NET Core / .NET 6：創建 TLB 或 DLL 可以作為參考添加到 Z6E3EC7E6A9F6007B48Z38FC0EE

[英].NET Core / .NET 6: Creating a TLB or DLL that can be added as reference in VBA

我正在嘗試基本上按照標題中的說明進行操作：我使用 .NET 6.0 創建了一個 class 庫（dll），我想在 Excel/Access Z6E3EC7E6A9F6007B4838FC0EE793A08 文檔中添加它作為參考。 我認真地按照這里的步驟操作： https://docs.micro ...

發生 EPT 違規時 TLB 緩存失效？

[英]TLB Cache Invalidation when EPT Violation occurs?

我目前正在開發一個管理程序功能。 當發生 EPT 違規時，我對如何處理 TLB 無效感到困惑我正在使用 i7 CPU 在 Linux 上進行開發。 我的實現： VPID 和 EPT 已啟用最初，每個 EPT 條目的寫入權限都被清除（設置了讀取和執行權限） 如果發生 EPT 違規（嘗試寫入時），設 ...

緩存集大小不是 2 的冪

[英]Cache set-sizes that aren't a power of two

我有一台帶有 Ryzen 7 1800X CPU 的 Linux 計算機。 根據 WikiChip，它的 L2-DTLB 有 1536 個條目。 所以我假設結合性可以被 3 整除。我寫了一個小程序來檢查 CPUID 報告的結合性。 有趣的是，它給了我 8 的結合性。為什么會這樣？ 這將提供 192 ...

Cache Locality - TLB、Cache Lines 和……的權重？

[英]Cache Locality - weight of TLB, Cache Lines, and …?

據我了解，產生“緩存局部性”高級概念的結構如下： 用於虛擬 memory 翻譯的翻譯后備緩沖區 (TLB)。 在 4096 字節 alignment（頁面大小）內訪問相同的虛擬 memory 將阻止操作系統需要對分層頁表進行降序轉換。 緩存行意味着在 64 字節 alignment（緩存行大小）內 ...

AMD：TLB 未命中周期的性能計數器

[英]AMD: performance counter for cycles on TLB miss

我正在尋找AMD特定的性能計數器，它計算TLB未命中時頁面遍歷所消耗的周期。 我知道英特爾有這樣的指標可用。 但是 AMD 上是否存在這種情況？ 我查看了http://developer.amd.com/wordpress/media/2013/12/56255_OSRR-1.pdf但沒有找到任何接 ...

使用 1GB 頁面會降低性能

[英]Using 1GB pages degrade performance

我有一個應用程序，我需要大約 850 MB 的連續內存並以隨機方式訪問它。 有人建議我分配一個 1 GB 的大頁面，以便它始終在 TLB 中。 我編寫了一個帶有順序/隨機訪問的演示來測量小（在我的情況下為 4 KB）與大（1 GB）頁面的性能： 在我的機器上（更多見下文），結果是： 順序： ...

是否需要始終在商店中設置（TLB 的）臟位？

[英]Does dirty bit (of TLB) need to be setted always on a store?

假設這個愚蠢的 C 代碼： 當我的教授告訴我們 TLB 和頁表條目是如何工作的時，他告訴我們，如果臟位 == 1，在將該頁從 memory 逐出到磁盤時，需要將該頁復制到磁盤。 但我的問題是：在這個例子中，我們有一個存儲，那么 TLB（和頁表）的臟位會被設置嗎？ 從教授那里我明白是的，但我的常識告 ...

地址間隔標識符 (ASID)

[英]Address-spaced identifiers(ASIDs)

在上下文切換時，如果上下文切換 TLB 無效，地址間隔標識符 (ASID) 的作用是什么？ ...

將多個索引屬性從 C# 導出到 tlb --> delphi

[英]Exporting multiple indexed attributes from C# to tlb --> delphi

我目前正在嘗試重新實現 com 接口。 該接口目前在一個 Delphi 項目中使用。 Delphi 接口代碼大概是使用“TLIBIMP.EXE -P”機器生成的）在這個自動生成的代碼中有例如這個接口： 如您所見，有多個屬性可以使用方括號進行訪問，例如字段或 arrays。 到目前為止我取得了什么 ...

TLB 是否包含在內？

[英]Is TLB inclusive?

現代 x86 CPU（例如 Skylake 或其他 Lakes）是否包含 TLB 層次結構？ 例如， prefetchtn將數據帶入級別緩存n + 1以及 DTLB 中的相應 TLB 條目。 它也會包含在 STLB 中嗎？ ...

如何導出用C#編寫的接口實現TLB生成的Delphi代碼

[英]How do I export an interface written in C# to achieve Delphi code generated by TLB

我目前正在開發舊的 COM 接口（用於與其他設備通信）的“插入式”替換。 這個接口目前在一個大的應用程序中使用。 舊的 COM 接口現在已被庫的作者棄用，他們現在只支持和開發 C# 接口。 我的任務是開發上述“插入式”替代品。 它充當舊應用程序（用 Delphi 編寫）和新的基於 C# 的接口之間的 ...


排序:
質量:
 
粵ICP備18138465號  © 2020-2024 STACKOOM.COM