我有一个设计要验证。 该设计类似于网络路由器。 它具有多个FIFO输入接口和多个FIFO输出接口。 因此，同一组接口将反复重复。 DUT示例： 因此，我认为在测试台中，驱动程序的数量也应该是可配置的，因为我想分别驱动每个FIFO接口。 因此，第一个问题是如何将此接口连接到 ...

我有一个VHDL代码，一个D触发器和一个在结构上使用它的T触发器：它由DFF组成，D输入的T与Q或X时钟成对。 但是我的仿真给了我一个仅输出红色直线“ U”的波形。 我认为这是因为从Q到D的反馈，并且一开始是未初始化的。 但是我不知道怎么写。 这是代码： -这是DFF： - ...

我的代码编译但不转储任何 gtkwave 的 dat 文件。 我正在尝试实现一个组合移位乘数对象。 我不认为我的测试仪是正确的。 ...

我需要在Verilog测试平台的文件中写入一个数组。 该数组在stage1.v模块中声明如下（附加层次结构图片） 它充满了某些值。 在我的测试台上，我这样写 modelsim提供了以下错误 ...

描述： 我试图为5状态顺序状态机生成一个测试平台，该平台可以检测110或（2）1和（1）0的任意组合。我已经编写了代码。 见下文。 我在测试台上遇到问题，这是错误的。 我想测试所有可能的序列以及不按顺序的输入组合。 请给我一个好的测试台的例子，以实现我需要的一台粉餐机。 ...

我不明白这一点，仿真只是在“ taster”信号变为“ 1”后停止，不知道为什么。 在Xilinx IDE程序包testbench中。 这是我简单的测试台程序： 请帮忙 ：） ...

我正在尝试将C函数导入到系统Verilog测试平台。 C函数的代码如下所示。 我想将文件作为参数传递。 该函数基本上从一个文件读取并写入另一个文件。 请为我提供有关如何在系统Verilog测试平台中调用此功能的建议。 ...

我有一个应该运行的非常简单的vhdl测试台。 我的所有组件都有复位信号，因此寄存器设置为0且其他组件已正确初始化...但是...如果我创建了一个仅在第一个时钟周期内复位所有组件的公共信号，我怎么知道信号在第一个时钟周期后下降，再也不会上升？ 我知道这是一个愚蠢的问题，但是，您会怎么做？ ...

我想在VS2008中使用对象测试台。 文档 - 甚至是测试台窗口中的有用文本 - 都说要在类视图中右键单击类。 进一步读取表明此类必须位于启动项目或引用的程序集中。 我在多个程序集（启动项目或引用的项目）中的许多类（公共，私有，静态，您的名字）上尝试了这一点，并且从未出现上下文菜单项“创建 ...