堆栈内存溢出
cost 81 ms
使能对FPGA进行编程 - enable to program FPGA

我正在尝试对 FPGA 进行编程并通过并行拉内 xc7z020-clg400-1 zynq 芯片中的 SD 卡启动，我无法弄清楚问题出在哪里，我已经进行了 vivado 设计，生成比特流，创建了 FSBL 项目，对于 u-boot，我只下载了这个https://github.com/parallel ...

通过FPGA和1/0引脚连接Parallela板和rPI的堆栈 - Connect stack of Parallela boards and a rPI via FPGA and 1/0 pins

我想对我的Pi和Parallella进行连接，以使Pi在GPU端运行，而Parallella堆栈则由第三个Parallella控制 我认为最好的方法是通过FPGA。 这可能并且是实现的好方法吗？ 另外，我应该使用什么结构以及应该如何开始实施呢？ 我几乎不了解VHDL和Veri ...

为什么在FPGA设计中使用相同速度的多个时钟？ - Why use multiple clocks of the same speed in an FPGA design?

我最近开始尝试使用FPGA。 在研究网络周围的事情时，我注意到在一些地方设计可能会使用完全相同速度的多个独立PLL时钟。 这是为什么？ 我将给出的一个例子是这个站点： Parallella Linux快速入门 它们的FCLK_CLK1和FCLK_CLK2均为200MHz。 为什 ...

在Vivado中编写脚本 - Scripting in Vivado

我正在使用Vivado来运行我的Verilog代码。 即使我在运行综合和实现时没有看到任何错误，也无法构建比特流。 这是我得到的错误： 错误：[Drc 23-20]规则违规（NSTD-1）未指定的I / O标准 - 12个逻辑端口中的12个使用I / O标准（IOSTANDAR ...


排序:
质量:
 
粤ICP备18138465号  © 2020-2024 STACKOOM.COM