繁体   English   中英

在故障处理器中缓存未命中

[英]Cache miss in an Out of order processor

想象一个应用程序在乱序处理器上运行,并且它有很多最后一级缓存(LLC)未命中(超过70%)。 您是否认为,如果我们降低处理器的频率并将其设置为较小的值,那么应用程序的执行时间将大大增加或影响不大? 你能解释一下你的答案吗

谢谢并恭祝安康

与大多数微体系结构功能一样,安全的答案是-“它可能会也可能不会-取决于应用程序的确切特征”。 例如,通过驻留在内存中的大图运行的工作负载-每个新节点都需要被提取和处理,然后才能选择新节点。 如果您降低频率,则会损害执行阶段,这对于延迟至关重要,因为下一组内存访问取决于该执行阶段。 另一方面,带宽受限的工作负载(即执行与系统内存BW限制一样快的工作负载)可能未充分利用CPU,因此不会受到太大损害。 基本上,问题归结为您的应用程序如何充分利用CPU,或者更确切地说-您可以在CPU和内存之间的哪个位置找到性能瓶颈。

顺便说一句,请注意,即使降低频率确实会影响执行时间,这也可能对您的功率/性能比有所帮助,取决于您在功率/性能曲线上的位置以及确切的值。

暂无
暂无

声明:本站的技术帖子网页,遵循CC BY-SA 4.0协议,如果您需要转载,请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.

 
粤ICP备18138465号  © 2020-2024 STACKOOM.COM