我已经在Quartus-II（modelsim）中进行了设计，现在想将其传递给开发板（我要求ORIENTATION）？

Question

我再次请求您的介绍。

我已经在Verilog槽Quartus-II和Modelsim中成功设计了电路，

细节：

基本上，这是一个基于FSM的二进制定点算法的（kinda复数）运算电路（为了生成尽可能少的硬件，我让它只能访问1个模块进行除法，1个用于乘法，这应该可以节省面积）。

数据输入来自我编写的.txt文件 ，该文件包含32位二进制数字的字符串，总共57.600。 我使用命令$ readmemb将该文件读入这样的内存排列中 ：

reg [31:0] in_ram [0:57599];

然后使用信号（最初为零）读取每个数字并进行处理（然后触发下一个数字）。 结果也被加载到存储器中 ，其中通过等式计算每个数字的结果。

到现在为止，一切都运行完美，算术结果正确，数据从“内存安排”中加载并存储到该“内存安排”中。 在Testbench中，我使用命令$ fopen和$ fdisplay打开和写入带有结果的新.txt文件。

我的下一步：

。 现在，我想将此设计传递到我的DE1-SOC Altera FPGA并测量**面积，速度和能量的结果值 。**

我不知道从哪里开始，现在应该做什么，因为我猜想测试平台不会传递给FPGA，因为它不是“可合成的”。 推测一下，我应该以某种方式将此数据加载到 FPGA中，然后使结果可从 FPGA访问并以某种方式对用户可读。

我的工作条件非常灵活， 我想使用更快，更简单的方法来完成它 。 数据不会经常更改，它是具有预期结果的预先建立的数据。 我也没有直接建立频率，速度约束，但是它应该运行标准约束（这是我完全忽略的部分之一）。

感谢您的意见。 谢谢。

PD：那呢？ ：

另一种可能是减少资源需求的方法是使用FPGA板上的内置设备通过串行端口或USB发送1000字节阵列，将其接收到PC中并从那里保存到磁盘。

Answer 1

这看起来是个大问题。 这是我尝试通过解释如果我是你的情况来回答的问题：

Prashant关于内存使用情况有一个很好的观点。 由于您通常不更新基本数据，因此可以将其存储在设计中，而不必为此使用SOC的处理器。

话虽如此，您将需要SOC的处理器来使用户可以访问您的数据。 为此，您可以使用Altera QSYS ，它提供IP来对HPS（芯片上的硬盘处理器）进行编程。 这些IP包括指向FPGA设计的链接，通过该链接，您将能够在逻辑与HPS本身之间传递数据。

从QSYS项目中，您可以生成要包含在您的代码中的HDL，该HDL是HPS模块。

将其集成到您的代码中后，您可以生成您的位文件（.rbf），该文件可以上传到开发板。

最后一步是对HPS进行编程（安装基本的Linux发行版）以便访问此数据。

困难的部分是为用户提供数据，有很多方法可以做到。 这是一个，也许不是最简单的，但是它仅使用您的开发板资源，一旦您拥有QSYS项目，就可以在开发板上将其重用于其他FPGA项目。

希望这对您有所帮助。