標簽[virtex] - 堆棧內存溢出

[英]Creating a single ended clock from differential on board clocks on VC709 fpga board

我正在嘗試使用板載差分時鍾作為Verilog代碼。以下是我的Verilog和約束文件的片段。即使代碼綜合得很好，我也看不到板上的LED發生了變化。有人可以告訴我我在這里想念什么嗎？ Verilog：約束（xdc）： ...

[英]Reaching clock regions using BUFIO and BUFG

我需要在Virtex 6中實現一個源同步接收器，該接收器從高速ADC接收數據和時鍾。對於SERDES模塊，我需要兩個時鍾，它們基本上是傳入的時鍾，由BUFIO和BUFR緩沖（推薦）。我希望我的照片能使情況清楚。時鍾分配我的問題是，我有一些IOB，BUFIO無法達到，因為它 ...

virtex 5的IOBDELAY的ucf文件的語法是什么？

[英]what is syntax in ucf file for IOBDELAY for virtex 5?

即使我給出IOBDELAY = NONE，錯誤仍然存在有人可以告訴我我要去哪里了嗎？該語法來自IBUFDS的語言模板 ...

當設計僅具有輸入信號Din時，如何將來自測試設備的LVDS信號連接到fpga virtex 5？

[英]how to connect LVDS signals coming from test equipment to fpga virtex 5 when the design has only input signal Din ?

我將在PM2模塊的引腳連接器上提供din +到A1和din-到A2，連接到FPGA，但是在頂層vhdl設計模塊中只有1個輸入端口“ din”連接到FPGA上的AG7引腳。如何在UCF文件中進行連接？ ...

Xilinx Virtex6滑枕寬度

[英]Xilinx Virtex6 block ram width

我對Virtex-6 BlockRAM感到困惑。我想實現一個具有15位地址（32,768個字）和每個字12位寫入和讀取數據的BRAM。當我探索實現的設計時，我發現為此使用了12個BlockRAM。這是否意味着Virtex-6中的每個BRAM都有1位數據？ Virtex-6中 ...

與Xilinx virtex-5 FPGA板接口

[英]Interfacing with Xilinx virtex-5 FPGA board

我一直在使用spartan 3e入門套件板。但是現在我正在嘗試使用virtex-5 ml505 xc5vlx110t開發板（ff1136）。我面臨的第一個問題是xilinx ise 14.7沒有該板的包裝（只有vlx50t才有包裝）。我更新了許可證文件，但沒有幫助。我認為這可能是 ...

VGA與Virtex-5 FPGA板接口

[英]interfacing VGA with Virtex-5 FPGA board

我需要將VGA屏幕連接到Virtex-5 FPGA板上才能顯示圖像。我知道如何將VGA與Spartan-3E入門板接口。但是我不知道如何使用Virtex-5。 ...

如何在Xilinx Virtex 5上驗證回讀數據？

[英]How do I verify readback data on a Xilinx Virtex 5?

我知道它在配置指南中對此進行了討論，但是以視覺方式對其進行驗證似乎很痛苦。有沒有可用的工具來自動驗證回讀數據？ ...

如何讀取JTAG鏈中Virtex 5的狀態寄存器？

[英]How do I read the status register of a Virtex 5 in a JTAG chain?

我正在使用XUPV5-LX110T，並且嘗試通過JTAG讀取狀態寄存器。我得到的數據不正確，但是我不明白為什么。我似乎全為零。我懷疑這與JTAG鏈的順序有關，但是我不確定如何調整發送命令的順序。我知道TMS坑會改變鏈上所有設備的狀態，但是當數據是鏈上的最后一個設備時，如何 ...

ChipScope錯誤-在緩沖區中找不到觸發標記

[英]ChipScope Error - Did not find trigger mark in buffer

是否有人提到ChipScope中的數據錯誤，觸發錯誤或上載錯誤？我在IP核心流程中使用ChipScope（來自ISE 14.7）。因此，我創建了15個不同的ICON IP內核作為ngc文件，並將它們全部包裝在VHDL模塊中。該模塊選擇由帶有ngc的通用文件實例化。因此，我可以 ...

如何獲得Xilinx Virtex-5 FPGA芯片的片上溫度？

[英]How to get the on-chip temperature of Xilinx Virtex-5 FPGA chip?

我正在嘗試進行實驗，以了解不同的片上溫度如何影響環形振盪器的頻率。我知道隨着溫度的升高，環形振盪器的頻率也會降低。但是我不知道每增加1攝氏度，它會減少多少。這就是為什么我想做實驗。我計划在Xilinx Virtex-5 FPGA板（ML501，ML506或ML510）中實現環形振 ...

如何更改Xilinx Virtex-5 FPGA ML501，ML506和ML510板的電源電壓？

[英]How to vary the supply voltage for Xilinx Virtex-5 FPGA ML501, ML506, and ML510 boards?

我正在嘗試進行實驗，以了解不同的電源電壓如何影響環形振盪器的頻率和SRAM單元的可靠性。我可以使用Xilinx Virtex-5板卡，即ML501，ML506和ML510。我曾嘗試在網上搜索，但到目前為止，我還沒有發現任何有用的信息。我有一些FPGA設計經驗，但是我以前從未嘗試過更改 ...

什么叫做FPGA上的線程（Xilinx Virtex 5/7），它的數量是多少？

[英]What is it called the threads on the FPGA (Xilinx Virtex 5/7), and how many number of its can be?

什么叫FPGA（Xilinx Virtex 5/7）上的執行線程，理論上它的數量（最小值和最大值）是多少？ ...

如何將Xilinx-FPGA Virtex5 / 7的內存用作映射到x86-CPU地址空間的內存？

[英]How to use the memory of the Xilinx-FPGA Virtex5/7 as a memory mapped into the x86-CPU's address space?

是否可以將Xilinx-FPGA Virtex5 / 7的內存用作映射到Intel x86_64-CPU內存的虛擬和/或物理地址空間的內存，並且該怎么做？最大限度地，我需要使用統一的單個地址空間，並且具有從CPU對FPGA存儲器的直接存儲器訪問（DMA）（例如對CPU-RAM的簡單存儲器 ...

VHDL Verilog整數數組端口

[英]VHDL Verilog Integer Arrays Ports

我正在為Breakout Game的FPGA實施項目。在這個游戲中，我們必須使用球和槳來打破磚塊。一些磚塊可能會在與球的多次接觸上破裂。為此，我使用整數數組來表示打破特定積木所需的命中數。例如（2,0,1,2）表示需要打破2個匹配項的Brickk，然后是已分解的匹配的磚塊，接着是 ...

佐世保GII virtex5 fpga配置

[英]Sasebo GII virtex5 fpga configuration

我正在使用帶有兩個FPGA的Sasebo GII板：Xilinx Spartan和Xilinx Virtex5（該板具有用於配置fpgas的幾個單獨的JTAG接口）。我在Linux下使用ISE 14.4，在配置Virtex 5 FPGA時遇到一些麻煩。（Spartan沒問題）。 ...

為virtex 5編寫I / O約束

[英]Writing i/o constraints for virtex 5

伙計們，我正在virtex 5開發板上工作，我不知道如何編寫I / O約束。有人可以建議一些關於寫作約束的良好教程嗎？我已經嘗試過《 Xilinx約束指南》，該指南太長且難以被初學者理解。我想要更簡單的點，也很重要。提前致謝 ...

為什么此VHDL不能在XST中推斷BRAM？

[英]Why isn't this VHDL inferring BRAM in XST?

我有一個向量數組，我想使用ISE 13.4存儲在Virtex-5的Block RAM中。它是32Kb，應該適合1 BRAM，但全部都存儲在邏輯中。我的系統使用AMBA APB總線，因此我要檢查選擇線和啟用線。請幫助我理解為什么此代碼不能推斷出BRAM。注意：這是一個虛擬示例，更易 ...

如何使用5x5filter（Xilinx塊），它不斷告訴我計數器存在錯誤？

[英]How can I use 5x5filter (Xilinx block), it keeps telling me there is an error in the counter?

我正在嘗試使用Xilinx塊將邊緣濾鏡應用於圖像，我使用了5x5緩沖區，然后將5x5過濾器連接到了它。但是它一直告訴我：非法時間段，這會阻止嘗試將時間段設置為系統速率的非整數倍。“塊配置”期間發生錯誤。我不明白。 ...

使用XILINX XPS和Microblaze - 最快的方式來編程fpga

[英]Using XILINX XPS with Microblaze - quickest way to program the fpga

我正在設計一個基於xilinx fpga上的microblaze微處理器的微控制器。大多數硬件設置已完成。此時我正在更新的是在微型光盤上運行的c代碼。在XPS中是否有辦法不必重建整個項目，只需要c代碼部分。重建整個項目大約需要20分鍾 - 如果我沒有必要的話會很好。謝謝。 ...