簡單測試台讀寫CSV
[英]Reading and writing CSV for a simple testbench
我正在嘗試從input.csv文件中讀取一組用於模擬的值，並將結果寫入output.csv文件。 當我將結果轉儲到output.csv文件時，我發現有些不一致。 我的模塊bypass只是將數據注冊到兩個階段並將輸入發送到 output。 下面是我的測試台： 以下是我用於測試的input.csv ： ...
VHDL：由 integer 索引的大 slv 數組切片（大復用器）
[英]VHDL: big slv array slicing indexed by integer (big mux)
我想在 VHDL 中對 std_logic_vector 進行切片，以獲得固定尺寸的部分。 一般的問題是：din N*M bits dout M bits sel clog2(N) bits 示例中的預期行為（偽代碼）：輸入 16 位，希望將其分成 4 個子向量，每個子向量為 4 位。s ...
在Ubuntu終端安裝Xilinx時無法解決Java Sun報錯
[英]Cannot solve Java Sun error when installing Xilinx in Ubuntu Terminal
我最近發表了一篇文章，詳細介紹了在我的 Windows 11 筆記本電腦上創建 RedPitaya 生態系統的問題，並想看看我的 Windows 10 台式機是否還有運氣。 通過 Microsoft Store 安裝 Ubuntu 20.04.5 LTS (Focal Fossa) 后，我將我的操作 ...
Vitis hls：比較使用和不使用硬件的性能
[英]Vitis hls : Compare performance with and without hardware
我是 vitis hls 的新手，為了開始，我的任務是創建一個包含 3 個嵌套循環的簡單腳本，以了解使用硬件進行某些計算的好處。 所以基本上它是這樣的愚蠢的東西： 這是一個單獨文件中的 function，它在主文件中被調用。 我希望比較上述 function 在硬件中運行時實時性能的差異所以起初我運 ...
Verilog If else“信號不是常數”錯誤
[英]Verilog If else "Signal not a constant" error
我正在嘗試在各種 if else 語句中實例化模塊，但我在 if 括號中的第一個參數“信號不是常量”中遇到錯誤。我的 if 和 if else 語句括號中的所有 arguments 都是輸入線，我不知道怎么了謝謝我已經嘗試將信號從矩陣傳遞到矩陣的每個 position 的單個輸入，但這也不起作用下面 ...
如何在我的 Yocto Honister 映像 (meta-xilinx xlnx-rel-v2022.1_update2) 中包含可重配置 FPGA 的 base.dtbo/pl-final.dts？
[英]How do I include the base.dtbo/pl-final.dts for a reconfigurable FPGA in my Yocto Honister image (meta-xilinx xlnx-rel-v2022.1_update2)?
當移植到新的 Yocto Honister 發行版和meta-xilinx層xlnx-rel-v2022.1_update2時，不再為動態 FPGA 重新編程生成base.dtbo設備樹覆蓋。 我如何讓這一代再次運行？ ...
如何實現 4x1 多路復用器的測試台
[英]How to implement a test bench for 4x1 mux
我是 VHDL 新手，正在努力為此編寫測試平台： 這是我迄今為止的進步。 我不太確定如何寫刺激部分。 我嘗試通過行為模擬運行它，但結果中出現未定義的錯誤。 誰能解釋我做錯了什么？ 提前致謝 ...
Xilinx Alveo U50 ES3 FPGA，FPGA_RXD_MSP管腳是什么意思？
[英]Xilinx Alveo U50 ES3 FPGA, FPGA_RXD_MSP pin meaning?
我在https://github.com/Xilinx/XilinxBoardStore/blob/2020.1.1/boards/Xilinx/au50/production/1.0/part0_pins.xml 我不明白的兩個引腳名稱。 目的是什么 在第 29 行？ 最好的' ...
匯編代碼中load和move有什么區別？
[英]What is the difference in load and move in assembly code?
匯編代碼的初學者，但我對move和load的用法有點困惑，因為： 根據我的閱讀， move ra rd將值從 RD 復制到 RA， load ra rd將 RD 中的值從 memory 復制到 RA，而load ra (rd)與load ra rd執行相同的操作。 我錯了還是最后兩個相同？ ...
在verilog中我們如何使用實數
[英]In verilog how we can use real number
在verilog中我們如何使用實數（例如-在測試台代碼中輸入數據ip核心（浮點））在測試台中我們如何添加這些數字？？？ ...
這個時鍾倍頻器對合成有效嗎？
[英]Is this clock doubler valid for synthesis?
它更像是時鍾頻率兩倍的脈沖，但我想知道這是否對合成有效。 想象一下，我使用 clk 和 reset 輸入以及 output 創建了一個實體。 If I take a clock that's 1mhz, and I were to check it's rising edge and outpu ...
Vivado 不支持 Synth 8-27 基元
[英]Synth 8-27 Primitives not Supported in Vivado
我正在 Vivado 中運行我的芯片設計代碼 (Verilog) 的綜合。 行為模擬運行良好。 但是，在綜合過程中，它返回以下錯誤： 這是 Vivado 引發此錯誤的代碼： 如果有人能幫助解決這個問題，我將不勝感激。 如何將原語轉換為模塊？ ...
在 Vitis 的 bulding 項目中如何解決這個問題？
[英]How can I fix this problem with bulding project at Vitis?
我正在嘗試使用庫xuartps.h構建一個帶有 vitis 的項目，但我不能因為這個錯誤代碼截圖 我不知道為什么會這樣。 請問你能幫幫我嗎？ ...
Microblaze 如何使用 AXI Stream？
[英]Microblaze How to use AXI Stream?
我有一個用 16 個流接口實例化的 microblaze，自定義 IP 連接到兩個接口。 在 Vitis（非 HLS）中通過這些接口進行通信的正確頭文件或函數是什么？ ...
是否可以在沒有 Xilinx FPGA 的情況下進行軟件仿真並在 CPU 上運行代碼？
[英]Is it possible to do software emulation without Xilinx FPGA and run the code on CPU?
我是 FPGA 的新手，我需要為 Xilinx Alveo U280 FPGA 編寫一些代碼。 我想知道是否有一種方法可以在 CPU 上沒有 FPGA 的情況下進行軟件仿真？ ...
Matlab HDL Coder 和 Xilinx Vitis HLS 的 HDL 生成比較
[英]HDL Generating Comparison between Matlab HDL Coder and Xilinx Vitis HLS
我們正在考慮一個新項目的方法。 我們的目標是開發圖像處理算法並在 FPGA 上實現它們。 Matlab HDL Coder 將 matlab 代碼轉換為 HDL 代碼，Xilinx Vitis HLS 將 C/C++/SystemC 合成為 HDL 代碼。 我們可以快速判斷，使用 Matlab ...
使用 Vivado TCL 處理實現錯誤
[英]Handle implementation error with Vivado TCL
我有幾個實現（每個都有不同的策略），我使用以下腳本在 Vivado 中自動運行它們： 但是有時其中一個失敗（內存不足或工具中的錯誤，這是已知的），我想抓住它並做點什么，也許嘗試再次運行它或停止下一步（例如，如果實施失敗，我不知道）不想導出硬件，因為找不到比特流會導致另一個錯誤）。 你知道我怎樣 ...
Vivado 路由指標
[英]Vivado routing metrics
我正在嘗試收集指標來衡量一組不同設計的路由利用率。 任何指針都會有很大幫助！ 在 Router Utilization Summary 中，“Global Vertical/Horizontal Routing Utilization”衡量的是什么？ 有什么方法可以通過 tcl ...
如何使用連接到目標的 Linux TCF 代理更改 Xilinx SDK 調試器中的變量值？
[英]How do I change a variable value in Xilinx SDK debugger using Linux TCF Agent connected to our target?
我使用 Linux TCF 代理通過以太網連接到我們的目標來調試應用程序。 在我 25 年的職業生涯中，我使用過很多調試器，但這是我第一次使用 Eclipse/Linux/Xilinx 環境。 我可以設置斷點。 我可以單步執行代碼。 我可以查看變量。 我可以查看內存。 我可以在內存位置鍵入一個新值 ...
N-tap FIR 濾波器所需的 dsp 片數
[英]Number of dsp slices needed for an N-tap FIR filter
我想確定使用 7 系列 DSP48E1 切片實現具有流水線功能的 N-tap Direct Form 1 FIR 濾波器所需的 dsp 切片的總面積。 延遲被實現為觸發器。 計算延遲、乘法器、加法器和流水線的片數的方程式是什么？ 要考慮的過濾器如圖所示。 輸入字長為 15 位，系數為 14 位。 ...