堆栈内存溢出
  简体   繁体   English

如何尽快学习 VHDL/Verilog？

[英]How to learn VHDL / Verilog as quickly as possible?

 原文  2019-10-18 23:56:06  1   1    verilog/ project/ display/ segment/ bcd

问题描述

I am completely new here.我在这里是全新的。 I guess I won't upset anyone.我想我不会让任何人生气。 I am a student at Slovak Technical University, I study electrotechnical engineering so I do not have many experiences with programming and logic systems.我是斯洛伐克技术大学的学生，我学习电工工程，所以我在编程和逻辑系统方面没有太多经验。 Unfortunately, I have picked a subject from a different division, I wanted to learn something new... My job is to make a scheme and a program in VHDL/Verilog to control one digit of the 7 segment display on the Basys 2 board.不幸的是，我从不同的部门选择了一个主题，我想学习一些新的东西......我的工作是用 VHDL/Verilog 制作一个方案和一个程序来控制 Basys 2 板上 7 段显示器的一个数字。 I have to display my name with the initials of my University and Faculty: " OND R EJFEISTU " We have to make a complete truth table with all functions (4-bit BCD decoder with each output of the certain letter), after that We have to simplify them by the K - maps to minimize them.我必须用我的大学和学院的首字母显示我的名字：“ OND R EJFEISTU ”我们必须制作一个具有所有功能的完整真值表（4位BCD解码器与每个字母的output），之后我们有通过 K-map 简化它们以最小化它们。 I have already done it.我已经做到了。 Now I am stuck because I even don't know how to start with programming.现在我被困住了，因为我什至不知道如何开始编程。 We use ISE Xilinx Project Navigator 14.6 at the University.我们在大学使用 ISE Xilinx Project Navigator 14.6。 Can you give me any advice, how to start doing something about it?你能给我任何建议，如何开始做一些事情吗？ Can you show me some samples of the program?你能给我看一些程序的样本吗？ Maybe you will have some ideas...?也许你会有一些想法......？ I have watched many videos and tutorials, but for me, It's very hard to understand.我看过很多视频和教程，但对我来说，很难理解。 I hope everyone understands my English.我希望每个人都能理解我的英语。 Thank you very much.非常感谢。

1 个解决方案

解决方案1
 0  2019-10-19 09:17:58

Yeah, you are right.嗯你是对的。 I am trying a lot to continue to search of course.当然，我正在努力继续寻找。 This was an emergency.这是一个紧急情况。 I have a little time.我有一点时间。 I probably won't make it.我可能不会成功。 On Thursday we have to deliver it.星期四我们必须交付它。 I know a little bit of C, Boolean algebra, logic systems, schematics... but this is different for me.我知道一点 C、Boolean 代数、逻辑系统、原理图……但这对我来说是不同的。 Still, thank you, guys.不过还是谢谢各位。

暂无
暂无

声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.

相关问题 在vhdl / verilog中如何合理化建模的抽象级别 - How the levels of abstraction of modelling justified in vhdl/verilog 如何在可综合的Verilog / VHDL中使用DDR？ - How to work with DDR in synthesizeable Verilog/VHDL? 如何使用 Icarus Verilog 在 Verilog 中转换 VHDL 代码？ - How to convert a VHDL code in Verilog using Icarus Verilog? 是否可以在 VHDL 或 Verilog 中进行交互式用户输入和输出仿真？ - Is it possible to do interactive user input and output simulation in VHDL or Verilog? 是否可以使用 Quartus 在 VHDL 代码中调用 Verilog function - is it possible to call out Verilog function in a VHDL code by using Quartus 如何在Verilog中快速制作多条线？ - How to make multiple wires quickly in Verilog? VHDL或verilog SR锁存器 - VHDL or verilog SR latch 将 VHDL 转换为 Verilog - Converting VHDL to Verilog 将VHDL转换为Verilog - Translate VHDL to Verilog 将VHDL代码转换为Verilog - Convert VHDL code to Verilog
相关标签
 
粤ICP备18138465号  © 2020-2024 STACKOOM.COM