[英]Why there are verilog verification files not in the form of module?
为什么有些 Verilog 验证文件不是module
形式的? 我看到的文件以initial begin
,有些文件名使用.inc
扩展名。
将任意内容的文件包含到 Verilog 模块中是很常见的。 这是使用`include
编译器指令完成的,如 IEEE Std 1800-2012, section "22.4 `include "中所述:
文件包含(include)编译器指令用于在编译期间将源文件的全部内容插入到另一个文件中。 结果就像包含的源文件的内容出现在 `include 编译器指令的位置。
它可用于在不同模块之间共享通用代码:参数、定义宏、任务、函数等。
一般来说, .inc
文件扩展名并不特殊。 它可能是某些模拟工具使用的约定。
声明:本站的技术帖子网页,遵循CC BY-SA 4.0协议,如果您需要转载,请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.