如何为系统verilog生成ctags？

Question

我想为系统verilog生成tags文件。

我发现这个链接非常有用，我能够生成UVM标签文件。

但我的问题是关于SV。 由于没有单独的sv文件，语言是构建到编译器本身的，我如何为此创建标记文件？

提前致谢。

Answer 1

您提供的链接出了什么问题？ 这是其他一些

https://verificationacademy.com/forums/systemverilog/ctags-systemverilog http://hackdut.blogspot.com/2015/03/ctags-and-vim-to-work-with-systemverilog.html

Answer 2

为了改进对SystemVerilog的支持，您可以尝试使用Universal Ctags ，其中Verilog解析器已得到改进，也支持SystemVerilog。

我还建议您使用此Verilog / SystemVerilog Vim插件 ，其中还包括一些基本的全向完成。

免责声明：大部分是我的工作。 您的里程可能会有所不同，但随时可以报告问题并要求改进。