如何為系統verilog生成ctags？

Question

我想為系統verilog生成tags文件。

我發現這個鏈接非常有用，我能夠生成UVM標簽文件。

但我的問題是關於SV。 由於沒有單獨的sv文件，語言是構建到編譯器本身的，我如何為此創建標記文件？

提前致謝。

Answer 1

您提供的鏈接出了什么問題？ 這是其他一些

https://verificationacademy.com/forums/systemverilog/ctags-systemverilog http://hackdut.blogspot.com/2015/03/ctags-and-vim-to-work-with-systemverilog.html

Answer 2

為了改進對SystemVerilog的支持，您可以嘗試使用Universal Ctags ，其中Verilog解析器已得到改進，也支持SystemVerilog。

我還建議您使用此Verilog / SystemVerilog Vim插件 ，其中還包括一些基本的全向完成。

免責聲明：大部分是我的工作。 您的里程可能會有所不同，但隨時可以報告問題並要求改進。