如何在DE0 nano中将FPGA设计和NIOSll处理器链接为单独的FPGA设计

Question

嗨，我正在尝试将NIOSll处理器集成到我现有的FPGA设计中，以便最终我得到一个FPGA解决方案。 我有一个用VHDL设计的信号监视单元，我需要将创建的设计连接到NIOSll处理器以进行计算和显示结果。 我已经找到了单独进行操作的方法，但是我希望两个元素都在一个FPGA中。 有可能吗？ 如果可以，请告诉我。 我正在使用ALTERA DE0-Nano板。 请调查图片。 我要实现的是红色部分。

Answer 1

Nios II处理器最简单的接口是PIO（并行I / O）外围设备，您可以随时从Nios II上运行的程序中读取。

在Qsys / SOPC Builder中配置了Nios II系统后，请确保在单击“ 生成”按钮之前，选中“生成”选项卡上的“ 创建块符号文件 ”（这已经在我的设置中了）。 然后，您将能够在原理图上执行插入 -> 符号并选择生成的符号文件。 然后，您可以将该模块与设计的其他部分连接起来。

根据您的应用，可能值得考虑删除两个para2ser_28bit实例，因为您可以制作一个最大32位宽的PIO外设实例。 如果需要更多，则可以使用更多的PIO，但是必须注意确保数据始终一致。

另外，如果您有任何问题， Nios论坛也是寻求帮助的好地方。