簡體   English   中英

加快Xilinx ISim仿真的速度

[英]Increasing the speed of Xilinx ISim simulation

我使用約6個Spartan-6 FPGA IP內核為Spartan-6設計了一個大型ISim。 它需要運行13秒的仿真時間,但目前需要40秒才能運行1 ms的仿真時間。 在13秒鍾內,它還會將480000個24位std_logic_vectors寫入文本文件。

這相當於需要144小時的運行時間來運行整個模擬(幾乎一周!)。

有沒有辦法增加步長或關閉波形圖等設置,或者可以使用其他設置來提高仿真速度?

到目前為止,我還沒有嘗試繪制波形圖,但是它似乎並沒有真正提高速度。

非常感謝

是的,向波形中添加信號會減慢每個模擬器的速度……但是運行如此長時間的模擬總是會產生GiB數據,並且要花費數小時或數天。

您可以檢查代碼並:

  • 改善靈敏度列表以減少計算周期
  • 一些IP內核具有快速仿真模式,可以通過通用參數啟用該模式。

但通常只有一種解決方案:使用另一種模擬器。 特別是具有優化的功能。 (可以在免費版本中禁用或限制),例如:

  • GHDL-是開源的,而且速度很快
  • QuestaSim / ModelSim
    例如,ModelSim作為Starter Edition免費包含在Altera Quartus Prime(WebPack)中。
  • 的Active-HDL
    Active-HDL學生版可免費使用。 或者,它包含在萊迪思鑽石中。

PS 40秒(1毫秒)(每秒25 us)非常快。 我的集成仿真通常每秒計算20 ns。 所以您快了1000倍)

暫無
暫無

聲明:本站的技術帖子網頁,遵循CC BY-SA 4.0協議,如果您需要轉載,請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.

 
粵ICP備18138465號  © 2020-2024 STACKOOM.COM