1位ALU圖的組件

Question

我知道VHDL中的一個組件是：

可重用的VHDL模塊，可以使用VHDL代碼的組件聲明在另一個數字邏輯電路中聲明。 這有助於輕松實現分層設計。

但是有人可以向我解釋/顯示下圖中的VHDL代碼中應聲明哪些組件嗎？

例如，這是正確的嗎？ ：

architecture Behavioral of ALU1Bit is

component Adder1Bit
port(
carryIn:  IN std_logic;
A: IN std_logic;
B: IN std_logic;

output:  OUT std_logic;
F: OUT std_logic
);
end component;

begin
....
end Behavioral;

Answer 1

例如，如果初始化構成1位加法器的所有較簡單的組件，那是正確的。 您必須初始化所有and or組件，初始化所有內部信號並為輸入/輸出分配適當的值。

編輯以澄清：您聲明的Adder1Bit必須在其他文件中設計。 在您列出的代碼中，您只是在重用它。 在另一個文件（即Adder1Bit的設計文件）中，必須初始化所有必需的元素（簡單的元素，例如and，or或nor等），以使Adder1Bit正常工作。