具有LUT的FPGA实现查找表
[英]FPGA implement look up table with LUTs
问题描述
我想在FPGA中实现8对1多路复用器。 多路复用器的输入是常量，因此我改用查找表。
我知道fpgas由LUT组成。 我可以使用任何硬件模块来优化多路复用器吗？
谢谢
2 个解决方案
解决方案1
0 2014-08-08 19:34:48
并非如此，除非您使用的8个“单词”中的每一个都非常大并且可以证明blockRAM合理（此处讨论何时使用blockRAM- http ://forums.xilinx.com/t5/Virtex-Family- FPGA / Lut-vs-Block-Ram / td-p / 251888 ）。 如果您的总线只有1位或8位宽...只要使用case语句即可。 合成和路由阶段将负责将“代码”转换为FPGA上的各个LUT。
解决方案2
0 2014-08-14 19:27:41
正如其他人所说，ISE足够聪明，可以从您的代码中推断出多路复用器。 您可以在运行综合后对此进行验证。 检查综合报告中的摘要。
如果您真的想将LUT用作一项很好的学习方法，那么可以肯定地将几个阶段一起使用。 阅读了解LUT的INIT属性以了解如何使用INIT属性。
在FPGA的VHDL中实现以下操作/功能有多困难？
[英]how hard is it to implement the following operations/functions in VHDL for an FPGA?
合成：在FPGA上电时使用计数器实现延迟信号
[英]Synthesis: Implementing a delay signal using a counter on power-up of FPGA
问题：在 FPGA (DE1-SOC) 上实现超声波传感器 (HC-SR04)
[英]Problem: implement an ultrasonic sensor (HC-SR04) on an FPGA (DE1-SOC)
VHDL-仅在架构头中使用的功能会占用FPGA逻辑吗？
[英]VHDL - Do Functions used only in the architecture header take up FPGA logic?
如何在不接受来自 Basysy3 FPGA 的多个输入的情况下将有限状态机正确实现到 VHDL 中
[英]How do I correctly implement a Finite-State Machine into VHDL without taking in multiple inputs from Basysy3 FPGA
明确定义Xilinx XST工具中LUT和Slice的使用方式？
[英]Explicitly define how LUTs and slices are used in Xilinx XST tool?
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.