[英]Register varibles in Verilog by using Quartus and FPGA
我想知道，当我们在verilog中使用reg变量时，过程如何落后。 我们知道，在任何FPGA使用的Quartus中，我们可以声明和处理许多寄存器。 另外，我们知道最近的i7（64位）CPU只有16个寄存器。 当我们编译并模拟具有超过50个寄存器的代码时，它就起作用了。 这些寄存器存储在任何存储块中吗？ 如果是这样，为什么我们将这个变量定义为reg？ 我的意思是，当我们在Verilog寄存器中将变量定义为reg时（我错了吗？）应该在CPU寄存器中处理，但是CPU的寄存器数不超过16个。 我很困惑。
这些寄存器存储在任何存储块中吗？
不可以。如果没有空间实现，Quartus工具将使用逻辑单元中的寄存器。
某些ALTERA设备具有UFM（用户闪存）。 您可以使用它来保存数据：
https://www.altera.com/zh_CN/pdfs/literature/an/an489.pdf
https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_alt_ufm.pdf
对不起我的英语不好。
您误解了Verilog的“ reg”变量的含义。 “ reg”变量用于对存储组件进行建模。 组件的大小（多少位）取决于您的定义。 它可以是1位或更多。 每个FPGA都有其有限数量的存储器，您可以轻松查看FPGA的数据表。
我如何使用 GCC 编译一个二进制文件，它可以用于我的 FPGA，我已经使用 verilog 进行合成
[英]How can I use GCC to compile a binary file which can be used for my FPGA,where I have used verilog to synthesis
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.
