生成块的执行

Question

1. 什么时候在Verilog模块中执行“ GENERATE BLOCK”？
2. 生成块中的代码会顺序执行吗？

Answer 1

生成块不能像总是块或初始块一样执行，它在详细说明阶段进行评估。 生成通常用于实例化同一模块或逻辑的多个实例，例如：

module and_mod (input bit a, input bit b, output out);
  assign out = a & b;
endmodule


module test #( 
   parameter NUM_INSTANCES = 3 
) (
   input bit [NUM_INSTANCES - 1 : 0] a, 
   input bit [NUM_INSTANCES - 1 : 0] b, 
   output bit [NUM_INSTANCES - 1 : 0] a_and_b, 
   output bit [NUM_INSTANCES - 1 : 0] a_or_b,
   output bit [NUM_INSTANCES - 1 : 0] a_xor_b
);


   genvar i;
   generate 
      for( i = 0; i < NUM_INSTANCES; i++ )
      begin
        //module instance
        and_mod and_inst (.a(a[i]),.b(b[i]), .out(a_and_b[i]));
        //contionous assignement                         
        assign a_xor_b[i] = a[i] ^ b[i]; 

        //always block
        always @(*)
        begin
          a_or_b[i] = a[i] | b[i];
        end
      end
    endgenerate
endmodule

此generate块将评估generate块内的NUM_INSTANCES代码副本。 如您所见，您可以在generate块中包含模块实例化，分配，始终/初始块。 请注意以下事实：and_mod只有1位宽的端口，因此我们需要3个实例来计算和3位寄存器，但是由于产生了块，因此您不必在代码中编写3个实例。

生成块内部的代码执行取决于代码本身，赋值将并发执行，始终块内部的代码将按顺序执行，与没有生成块的情况相同。

您可以在这里进行测试。

Answer 2

生成块不用于执行。 只是如果您想在一个模块中有多个重复块，则可以使用generate块。

生成构造用于有条件地或将实例化生成块乘以一个模型。

生成块是一个或多个模块项的集合。 生成块可能不包含端口声明，指定块或specparam声明。 在generate块中声明的参数应视为localparams。 生成块中允许所有其他模块项，包括其他生成构造。

生成构造提供了参数值影响设计结构的能力。 它们还允许更简洁地描述具有重复结构的模块，并使递归模块实例化成为可能。

在详细设计过程中评估生成方案。 它们不会在仿真时执行。 在精心设计的时候对它们进行评估，并在仿真开始之前确定结果。

有关更多详细信息，请参阅SV1800-2012 LRM中的主题27。