在 Spartan 3 FPGA 中使用 DCM 锁定输出

Question

我在具有 LOCKED 输出信号的 Spartan-3 FPGA 上使用 DCM。 我需要在准备好时分发我的时钟，否则它应该为零。 定义“CLKOUT 和 LOCKED”信号是否有任何问题，该信号被其他实体使用，或者我是否在通过和门路由该时钟时遇到问题？

Answer 1

您正在寻找BUFGCE

通常，我使用 pll 的 LOCKED 端口为我的 CLK 生成同步解除断言复位 (RST_N)，而不是用于启用 CLK。 这取决于你的设计，我不知道......

process (CLK,LOCKED)
begin
  if (LOCKED = '0') then
    rst_n_in <= '0';
    RST_N    <= '0';
  elsif (rising_edge(CLK)) then
    rst_n_in <= '1';
    RST_N    <= rst_n_in ;
  end if;
end process;