如何在 Vivado 上合成 Rocket-Chip？
[英]How to synthesis Rocket-Chip on Vivado?
问题描述
我正在尝试在 Vivado 上合成 Rocket-Chip。 我能够在 Vivado 上运行模拟并获得所需的结果。 但是，当我综合相同的设计并运行综合后仿真时，我不会得到相同的结果。 我使用了在 vsim 目录中运行“make verilog”后生成的 2 个文件。 对于综合，我定义了变量“SYNTHESIS”。 我可能会错过哪些东西才能获得适当的结果？
1 个解决方案
解决方案1
0 2018-11-10 20:31:40
您应该首先生成 Verilog 输出，将其合并到您的系统或 SoC 中，然后像往常一样将其传递给 Vivado
Vivado Synthesis 挂在 Jenkins 生成的 Docker 容器中
[英]Vivado Synthesis hangs in Docker container spawned by Jenkins
Verilog：Vivado综合工具是否会自动将信号添加到灵敏度列表？
[英]Verilog: Does Vivado Synthesis tool, add signals to sensitivity list automatically?
声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.