如何在 Vivado 上合成 Rocket-Chip？
[英]How to synthesis Rocket-Chip on Vivado?
問題描述
我正在嘗試在 Vivado 上合成 Rocket-Chip。 我能夠在 Vivado 上運行模擬並獲得所需的結果。 但是，當我綜合相同的設計並運行綜合后仿真時，我不會得到相同的結果。 我使用了在 vsim 目錄中運行“make verilog”后生成的 2 個文件。 對於綜合，我定義了變量“SYNTHESIS”。 我可能會錯過哪些東西才能獲得適當的結果？
1 個解決方案
解決方案1
0 2018-11-10 20:31:40
您應該首先生成 Verilog 輸出，將其合並到您的系統或 SoC 中，然后像往常一樣將其傳遞給 Vivado
Vivado Synthesis 掛在 Jenkins 生成的 Docker 容器中
[英]Vivado Synthesis hangs in Docker container spawned by Jenkins
Verilog：Vivado綜合工具是否會自動將信號添加到靈敏度列表？
[英]Verilog: Does Vivado Synthesis tool, add signals to sensitivity list automatically?
聲明:本站的技術帖子網頁，遵循CC BY-SA 4.0協議，如果您需要轉載，請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.