繁体 English 中英

我怎么知道我的代码是否是Synthesizable？ [Verilog的]

[英]how can i know if my code is Synthesizable? [Verilog]

原文 2011-09-27 06:34:04 8 2 verilog/ hdl

在使用自顶向下方法设计verilog电路时，我可以从电路的行为开始，然后在每个模块中定义细节，以构建可合成的结构电路。 但是我怎么知道我的代码是否可以合成？ 在verilog中是否有任何指导可用于支持综合？

2 个解决方案

有一个'标准'， IEEE 1364.1，但Martin指出每个工具都支持它想要的任何东西。 如果您需要免费资源，我推荐使用Xilinx XST用户指南。

此外，结构verilog通常意味着您创建接近网表的描述，并且在这种情况下您将使用的构造是可合成的构造的一小部分。

阅读您将要使用的任何综合工具附带的文档。 这将向您展示您可以做什么 - 有时您需要编写代码才能获得预期结果。

最终，没有什么可以击败的经验 - 定期运行你的合成器代码（或它的一小部分），看看工具产生了什么。

如何在 Verilog 中实现可综合的 DPLL？

[英]How do I implement a synthesizable DPLL in Verilog?

用于可综合代码的verilog编码风格

[英]verilog coding style for synthesizable code

我想要一个可合成的代码，以将输出保存到verilog 6套件中的verilog文件中

[英]i want a synthesizable code to save the output in a file in verilog,,,,in vertex 6 kit

如何在 Verilog 上制作可合成的参数化编码器？

[英]How do i make a synthesizable parameterized encoder on Verilog?

具有浮点数的FPGA可综合Verilog代码

[英]FPGA synthesizable verilog code with floating point numbers

禁用命名块操作的Verilog代码是否可以合成？

[英]Is Verilog code with disable named block operation synthesizable?

RTL Verilog（FPGA）可综合代码的时钟转换

[英]Clock Conversion for RTL Verilog (FPGA) Synthesizable Code

$readmem 可以在 Verilog 中合成吗？

[英]Is $readmem synthesizable in Verilog?

Verilog中的可综合算术移位

[英]Synthesizable arithmetic shift in Verilog

Verilog 中的递归函数可以综合吗？

[英]Are recursive functions in Verilog synthesizable?

暂无

暂无

声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.

相关问题 如何在 Verilog 中实现可综合的 DPLL？用于可综合代码的verilog编码风格我想要一个可合成的代码，以将输出保存到verilog 6套件中的verilog文件中如何在 Verilog 上制作可合成的参数化编码器？具有浮点数的FPGA可综合Verilog代码禁用命名块操作的Verilog代码是否可以合成？ RTL Verilog（FPGA）可综合代码的时钟转换 $readmem 可以在 Verilog 中合成吗？ Verilog中的可综合算术移位 Verilog 中的递归函数可以综合吗？

相关标签

粤ICP备18138465号 © 2020-2024 STACKOOM.COM